최영규 연구실

인하대학교 본교(제1캠퍼스)
최영규 교수 인공지능공학과

Computer Science and Engineering

컴퓨터

연구실 소개

이 연구실은 인공지능공학과에 속하며, FPGA 고수준 합성 및 가속화 기술을 중심으로 다양한 연구를 수행하고 있습니다. 최근 3년간 FPGA 고수준 합성을 통한 자동 최적화(TARO), 확률적 문장 결정 다이어그램 가속화, 고속 병렬 시뮬레이터(FLASH) 개발 등에서 뛰어난 성과를 보였습니다. 또한, 이기종 CPU-FPGA 플랫폼 분석 및 최적화, 3D CT 재구성 가속화, 대규모 그래프 처리 엔진 가속화, 대용량 연속 음성 인식기 구현 등의 프로젝트를 성공적으로 수행하였습니다. 이러한 연구 성과는 다양한 논문과 학회 발표를 통해 인정받고 있으며, 산업계와의 협력을 통해 실질적인 응용 가능성을 높이고 있습니다.

FPGA 고수준 합성

그래프 처리 가속

3D CT 재구성 가속

이기종 CPU-FPGA 플랫폼

대용량 연속 음성 인식

연구 분야

FPGA 기반 고성능 하드웨어 가속기 개발

최근 FPGA의 고성능 하드웨어 가속기 개발에 대한 연구가 활발히 진행되고 있습니다. 본 연구는 특히 고수준 합성을 활용하여 FPGA에서 자유 실행 커널을 자동으로 최적화하는 방법에 중점을 두고 있습니다. 이를 통해 성능을 극대화하고 설계 시간을 단축하는 것이 목표입니다. 또한, FPGA 기반의 그래프 처리 엔진 가속화와 같은 다양한 응용 분야에서의 성능 향상도 함께 연구하고 있습니다.

고수준 합성의 성능 디버깅 및 최적화

고수준 합성(HLS) 기술은 FPGA 설계의 효율성을 크게 향상시키지만, 성능 디버깅 및 최적화는 여전히 중요한 과제로 남아 있습니다. 본 연구는 HLS 기반의 FPGA 설계에서 발생하는 성능 문제를 진단하고 최적화하는 기술을 개발하는 데 주력하고 있습니다. 이를 통해 설계자가 보다 효과적으로 성능을 개선할 수 있도록 지원하며, 신뢰성 있는 FPGA 구현을 가능하게 합니다.