RnDCircle Logo
arrow left icon

Next-Generation Integrated Circuits and Systems Design Lab

광운대학교 본교(제1캠퍼스)
채주형 교수 전자통신공학과

Electrical and Electronic Engineering
전자전기공학

연구실 소개

차세대 집적 회로 및 시스템 설계 연구실은 전자통신공학과에 속하며, 고성능 AI 컴퓨팅을 위한 초고속 병렬 데이터 전송 버스 설계 최적화 연구, 고성능 AI 컴퓨팅을 위한 초병렬 및 초광대역 HBMx 인터커넥트 기술 개발, 차세대 LPDDR5/6급 메모리 인터페이스 IP 기술 개발 등 다양한 연구를 수행하고 있습니다. 특히, DRAM PIM 반도체 기술 개발을 통해 엣지 컴퓨팅 기능을 강화하고 있으며, AI 차량용 반도체를 위한 디지털 인터페이스 개발에서도 두각을 나타내고 있습니다. 최근 3년간 다수의 논문 발표와 특허 출원을 통해 연구 성과를 입증하였으며, SK hynix와의 전략적 협력을 통해 실질적인 기술 개발 및 상용화에 기여하고 있습니다.
고성능 AI 컴퓨팅
메모리 인터페이스 기술
메모리 내 처리 (PIM)
메모리 내 연산 (PIM)
AI 차량용 디지털 인터페이스
DRAM 테스트 개선

연구 분야

light bulb icon고성능 AI 컴퓨팅을 위한 초병렬 초광대역 HBMx 인터커넥트 기술 개발

고성능 AI 컴퓨팅 응용을 위한 HBMx 인터커넥트 기술 개발을 목표로 하며, 초병렬 데이터 전송 프레임워크와 초광대역 인터페이스 설계를 연구합니다. 이를 통해 데이터 전송 효율성을 극대화하고, 고속 메모리 인터페이스에서 발생할 수 있는 신호 간섭과 데이터 손실을 최소화하는 데 중점을 둡니다. 또한, 전력 소모를 줄이면서도 높은 데이터 전송 속도를 유지할 수 있는 혁신적인 설계 방법론을 도입합니다.

light bulb icon차세대 메모리 인터페이스 기술 개발

차세대 LPDDR5/6 및 GDDR 기반 메모리 인터페이스 기술 개발을 중점으로 연구합니다. 이는 고속 데이터 전송과 낮은 전력 소모를 동시에 달성하기 위해 새로운 전송 방식과 신호 처리 기술을 도입하여 메모리 인터페이스의 성능을 극대화하는 것을 목표로 합니다. 특히, 신호 간섭을 줄이고 신뢰성을 높이는 방법을 통해 고성능 AI 반도체와 같은 응용 분야에서 요구되는 높은 대역폭과 낮은 지연 시간을 실현합니다.

lock blue icon
지금 바로 로그인하고
핵심 연구 분야를 확인해보세요

주요 논문

1
A single-ended impedance-matched transmitter with single ring-oscillator based time-domain ZQ calibration for memory interfaces
J. Yun, S. Lee, J. Kim, J.-H. Chae, S. Kim, Y.-U. Jeong
IEEE Journal of Solid-State Circuits
2024
2
Design of 2.5-Gb/s parallel PRBS generator and 4-Gb/s area efficient PRBS checker in 65-nm CMOS process
J.-C. Lee, J.-H. Chae
Journal of Integrated Circuits and Systems
2024
3
Design of clocked comparator preventing bit errors to improve reliability of low-speed DRAM measurement
J.-H. Chae
IEEE Transactions on Instrumentation and Measurement
2023
4
A single-ended receiver-side crosstalk cancellation with independent gain and timing control for minimum residual FEXT
Y.-U. Jeong, S. Choi, S. Kim, J.-H. Chae
IEEE Transactions on Circuits and Systems I: Regular Papers
2023
5
A 0.85-pJ/b 16-Gb/s/pin single-ended transmitter with integrated voltage modulation for low-power memory interfaces
Y.-U. Jeong, J.-H. Chae, S. Kim
IEEE Journal of Solid-State Circuits
2023
lock blue icon
지금 바로 로그인하고
최신 연구 성과를 확인해보세요
Next-Generation Integrated Circuits and Systems Design Lab
광운대학교 본교(제1캠퍼스) 전자통신공학과
채주형 교수
연구실 미공개 시장의
프로젝트 이력 조회부터
맞춤 정부 과제 추천까지
기술 경쟁력과 새로운 성장 동력
확보를 위한 솔루션을 제공합니다
맞춤 R&D 정보 확인하기
이런 정보까지 확인할 수 있어요!
혹시 교수님 본인이신가요?
나의 연구실 정보 수정하러가기