RnDCircle Logo
arrow left icon

VLSI System Design Lab.

광운대학교 본교(제1캠퍼스)
정한울 교수 전자공학과

Electrical and Electronic Engineering
전자전기공학

연구실 소개

VLSI 시스템 설계 연구실은 전자공학과에 소속되어 있으며, 엣지 인공지능 반도체 IP 개발, AI 반도체 및 AI 기반 메모리 컴파일러 기술, 인간 신경계를 모방한 뉴로칩 설계 기술 및 뉴로컴퓨팅 플랫폼 연구 개발, 최적의 임베디드 메모리 회로 설계를 위한 인공지능, 고급 장치 및 ICT 응용을 실현하기 위한 다용도 나노 메타표면, 저전압 및 고속 머신러닝 알고리즘 구현을 위한 메모리 내 연산 컴파일러 개발 등의 연구를 수행하고 있습니다. 지난 3년간 이 연구실은 다수의 논문을 발표하고, 다양한 프로젝트를 성공적으로 수행하여 관련 분야에서 높은 연구 성과를 이루어냈습니다. 특히, 엣지 AI 반도체와 뉴로칩 설계 분야에서 두드러진 성과를 보였으며, 이는 관련 산업과의 협업 가능성을 높이고 있습니다.
엣지 AI 반도체
뉴로칩 설계
메모리 컴파일러
나노 메타표면
임베디드 메모리 회로

연구 분야

light bulb icon엣지 인공지능 반도체 IP 개발

엣지 인공지능 반도체 IP 개발 프로젝트는 고속 저전력 특성을 갖춘 메모리 설계 기술을 바탕으로, 엣지 디바이스에서 실시간 데이터 처리가 가능한 인공지능 반도체 IP를 개발하는 것을 목표로 합니다. 이 연구는 14nm FinFET 기술과 비트 라인 프리차징 및 프리앰플리파잉 기술을 활용하여 에너지 효율성을 극대화하고, 다양한 엣지 컴퓨팅 애플리케이션에 적합한 최적의 회로 설계를 제공합니다. 또한, 낮은 전력 소모와 높은 성능을 겸비한 메모리 아키텍처를 통해 엣지 디바이스의 신뢰성과 효율성을 향상시키고자 합니다.

light bulb icon인공지능 기반 임베디드 메모리 회로 설계 최적화

인공지능 기반 임베디드 메모리 회로 설계 최적화 프로젝트는 머신러닝 알고리즘을 사용하여 최적의 메모리 설계를 자동화하고, 회로 변형 생성을 통해 성능과 에너지 효율성을 극대화하는 것을 목표로 합니다. 이 연구는 베이지안 학습 기반의 자동화된 회로 변형 생성 기술을 활용하여 다양한 메모리 설계 옵션을 탐색하고, 최적의 설계 방안을 도출합니다. 이를 통해 저전력 및 고속 동작이 가능한 임베디드 메모리 회로를 구현하고, 다양한 인공지능 애플리케이션에 적용할 수 있는 실용적인 솔루션을 제공합니다.

lock blue icon
지금 바로 로그인하고
핵심 연구 분야를 확인해보세요

주요 논문

1
Bayesian learning-driven Memory Design Exploration with Automated Circuit Variant Generation
D. Kim, S. Kim, J. Lee, H. Kim, S. Lee, J. Park, H. Jeong
ACM/IEEE Design Automation Conference (DAC 2024)
2024
2
An instant leafcell layout auto-generator for area compact memory design automation
W. Jo, G. Kim, S. Park, S-O. Jung, H. Jeong
ACM/IEEE Design Automation Conference (DAC 2024)
2024
3
Efficient Prediction of SRAM Read Access Time and Yield via Neural Network Leveraging Transfer Learning and Transformer Models
S. Park, J. Moon, G. Kim, D. Kim, S-O. Jung, B. Ham, H. Jeong
ACM/IEEE Design Automation Conference (DAC 2024)
2024
4
Design of High-speed Low Power Sensing Circuit for Nano-scale Embedded Memory
Sangheon Lee, Kwanwoo Park, Hanwool Jeong
Sensors
2023
5
High Efficiency Variation-Aware SRAM Timing Characterization via Machine Learning-Assisted Netlist Extraction
Inseong Jeon, Hyeonho Park, Taehwan Yoon, Hanwool Jeong
IEEE Transactions on Circuits and Systems-2
2023
lock blue icon
지금 바로 로그인하고
최신 연구 성과를 확인해보세요
VLSI System Design Lab.
광운대학교 본교(제1캠퍼스) 전자공학과
정한울 교수
연구실 미공개 시장의
프로젝트 이력 조회부터
맞춤 정부 과제 추천까지
기술 경쟁력과 새로운 성장 동력
확보를 위한 솔루션을 제공합니다
맞춤 R&D 정보 확인하기
이런 정보까지 확인할 수 있어요!
혹시 교수님 본인이신가요?
나의 연구실 정보 수정하러가기