(주)플라토
연산증폭기에 의하여 증폭율을 향상시키는 회로
Circuit For Enhancing Amplification Ratio By Operational Amplifier
특허 요약
연산증폭기에 의하여 증폭율을 향상시키는 회로가 개시된다. 본 발명의 회로에서, 연산증폭기의 비반전단자에 아날로그 입력전압(V i )이 인가되고, 반전단자에는 임피던스(R 1 )과 DAC(Digital-to-Analog Converter)가 순차적으로 연결되며, 반전단자와 출력단자 사이에는 임피던스(R f )가 연결된다. 본 발명에 따른 연산증폭기에 의하여 증폭율을 향상시키는 회로는 정측 전원의 전압(Vcc)이 허용하는 한도 내에서 증폭율을 최대로 설정할 수 있게 하므로 증폭회로에 유용하게 적용할 수 있다. 본 발명에 따른 회로는 특히 연산증폭기의 반전단자에 DAC(Digital-to-Analog Converter)를 연결하고 출력단자에 ADC(Analogh-to-Digital Converter)를 연결함으로써 연산증폭기의 증폭율 향상에 의하여 데이터 해상도를 향상시킬 수 있어 유용하다.
청구항
| 번호 | 청구항 |
|---|---|
| 1 | 연산증폭기의 비반전단자에 아날로그 입력전압(Vi)이 인가되고, 반전단자에는 임피던스(R1)과 DAC(Digital-to-Analog Converter)가 순차적으로 연결되며, 반전단자와 출력단자 사이에는 임피던스(Rf)가 연결되고, 상기 DAC에는 디지털신호가 입력되며, 상기 입력전압(Vi) 및 출력단자로부터 출력되는 출력전압(Vo)은 아날로그 신호로서 직류성분(DC)과 교류성분(ac)의 합으로 이루어지고, 상기 연산증폭기에 비반전증폭회로가 형성되며, 이때 상기 연산증폭기가 이상적이라고 가정할 때, 상기 디지털신호의 입력에 의하여 조정되는 증폭기준에 기초하여 상기 아날로그 입력전압(Vi)은 (1 + Rf/R1)의 증폭율을 따라 증폭되는 것을 특징으로 하는 연산증폭기에 의하여 증폭율을 향상시키는 회로. |
