청구항 1에 있어서, 상기 보정 제어 회로는 상기 디지털 출력 신호에 의해 초기화되고 상기 비교 결과에 따라 상기 디지털 출력 신호를 증가 또는 감소시키는 업다운 카운터를 포함하는 아날로그 디지털 변환기.

청구항 2에 있어서, 상기 변환 제어 회로는 내부 클록 신호에 따라 상기 디지털 출력 신호를 최상위 비트부터 최하위 비트까지 순차적으로 결정하되, 상기 최상위 비트를 결정할 때의 상기 내부 클록 신호의 주기는 상기 업다운 카운터에 제공되는 클록 신호의 주기보다 더 긴 아날로그 디지털 변환기.

입력 전압과 변환 전압을 비교하는 비교기;디지털 출력 신호에 따라 상기 변환 전압을 출력하는 디지털 아날로그 변환기; 및상기 비교기의 출력에 따라 상기 입력 전압에 대응하는 상기 디지털 출력 신호를 결정하는 변환 제어 회로와 상기 디지털 출력 신호를 결정한 후 상기 디지털 출력 신호에 대응하는 변환 전압과 상기 입력 전압의 비교 결과에 따라 상기 디지털 출력 신호의 최하위 비트를 보정하는 보정 제어 회로를 포함하는 제어 회로를 포함하는 아날로그 디지털 변환기.

청구항 1에 있어서, 상기 변환 제어 회로는 내부 클록 신호에 따라 상기 디지털 출력 신호를 최상위 비트부터 최하위 비트까지 순차적으로 결정하되, 상기 최상위 비트를 결정할 때의 내부 클록 신호의 주기는 상기 최하위 비트를 결정할 때의 내부 클록 신호의 주기보다 더 긴 아날로그 디지털 변환기.

청구항 1에 있어서, 상기 입력 전압을 샘플링하여 저장하는 샘플 홀드 회로를 더 포함하는 아날로그 디지털 변환기.

청구항 5에 있어서, 상기 비교기는 상기 샘플 홀드 회로의 출력을 입력받는 양의 입력단과 상기 변환 전압을 입력받는 음의 입력단을 포함하는 아날로그 디지털 변환기.

청구항 1에 있어서, 상기 디지털 아날로그 변환기는 제 1 디지털 아날로그 변환기와 제 2 디지털 아날로그 변환기를 포함하고,상기 제 1 디지털 아날로그 변환기는 상기 디지털 출력 신호의 최상위 비트를 결정하는 과정에서 상기 디지털 출력 신호에 대응하여 출력된 제 1 변환 전압을 상기 변환 전압으로 제공하고, 상기 제 2 디지털 아날로그 변환기는 상기 디지털 출력 신호의 최하위 비트를 결정하는 과정에서 상기 디지털 출력 신호에 대응하여 출력된 제 2 변환 전압을 상기 변환 전압으로 제공하는 아날로그 디지털 변환기.

청구항 7에 있어서, 상기 변환 제어 회로는 내부 클록 신호에 따라 상기 디지털 출력 신호를 최상위 비트부터 최하위 비트까지 순차적으로 결정하되, 상기 제 1 디지털 아날로그 변환기를 사용할 때의 상기 내부 클록 신호의 주기는 상기 제 2 디지털 아날로그 변환기를 사용할 때의 상기 내부 클록 신호의 주기보다 더 긴 아날로그 디지털 변환기.

청구항 1에 있어서, 상기 입력 전압을 샘플링하여 저장하는 샘플 홀드 회로를 더 포함하는 아날로그 디지털 변환기.

청구항 9에 있어서, 상기 샘플 홀드 회로는 일단에 상기 제 1 변환 전압이 인가되고 타단이 상기 비교기의 음의 입력단에 연결되는 샘플링 커패시터와 상기 일단에 외부에서 제공되는 입력 전압을 선택적으로 제공하는 스위치를 포함하고, 상기 제 2 변환 전압은 상기 비교기의 양의 입력단에 인가되는 아날로그 디지털 변환기.