전극으로부터 연장되어 형성되는 게이트 메탈;상기 게이트 메탈의 중앙부의 하부에 형성되는 반도체층;상기 게이트 메탈과 상기 반도체층 사이에 형성되는 게이트 산화물층; 안티-퓨즈의 프로그램 시, 상기 전극에 프로그램 전압이 인가되고, 상기 반도체층에 접지전압이 인가되고,상기 게이트 메탈과 상기 게이트 산화물층의 하부 및 상기 반도체층의 양측에 형성되는 제1 산화물층;을 포함하는 반도체 장치의 안티-퓨즈.

제 1 항에 있어서,상기 게이트 산화물층은, 상기 게이트 메탈의 하단에 형성되고, 상기 게이트 메탈의 하단에 대응하는 위치의 상기 반도체층과 상기 제1 산화물층의 상단에 접하는 반도체 장치의 안티-퓨즈.

제 1 항에 있어서,상기 게이트 메탈의 상부에 형성되는 실리콘 질화물층;을 더 포함하는 반도체 장치의 안티-퓨즈.

제 3 항에 있어서,상기 실리콘 질화물층, 상기 반도체층 및 상기 제1 산화물층 상부에 형성되는 제2 산화물층;을 더 포함하는 반도체 장치의 안티-퓨즈.

삭제

제 1 항에 있어서, 상기 게이트 메탈과 상기 반도체층은 엔-타입 또는 피-타입의 안티-퓨즈를 형성하는 반도체 장치의 안티-퓨즈.

전극으로부터 연장되어 형성되는 게이트 메탈;상기 게이트 메탈의 중앙부 하부에 형성되는 반도체층;상기 게이트 메탈과 상기 반도체층 사이에 형성되는 게이트 산화물층; 및상기 게이트 메탈과 상기 게이트 산화물층의 하부 및 상기 반도체층의 양측에 형성되는 제1 산화물층;을 포함하고,상기 게이트 메탈은, 상기 전극에서 연장되는 제1 게이트 메탈, 및 상기 제1 게이트 메탈의 일단과 접촉되어 연장되며 상기 제1 게이트 메탈과 서로 다른 메탈로 형성되는 제2 게이트 메탈을 포함하는 반도체 장치의 안티-퓨즈.

제 7 항에 있어서,상기 게이트 산화물층은, 상기 게이트 메탈의 하단에 형성되고, 상기 게이트 메탈의 하단에 대응하는 위치의 상기 반도체층과 상기 제1 산화물층의 상단에 접하는 반도체 장치의 안티-퓨즈.

제 7 항에 있어서,상기 게이트 메탈의 상부에 형성되는 실리콘 질화물층;을 더 포함하는 반도체 장치의 안티-퓨즈.

제 9 항에 있어서,상기 실리콘 질화물층, 상기 반도체층 및 상기 제1 산화물층 상부에 형성되는 제2 산화물층;을 더 포함하는 반도체 장치의 안티-퓨즈.

제 7 항에 있어서, 상기 제1 게이트 메탈과 상기 반도체층 절반은 엔-타입의 안티-퓨즈를 형성하고,상기 제2 게이트 메탈과 상기 반도체층의 나머지 절반은 피-타입의 안티-퓨즈를 형성하는 반도체 장치의 안티-퓨즈.

제 11 항에 있어서, 상기 반도체층에는 상기 엔-타입의 안티-퓨즈와 상기 피-타입의 안티-퓨즈에 대응하는 엔-타입 채널과 피-타입 채널이 각각 형성되는 반도체 장치의 안티-퓨즈.

제 7 항에 있어서,안티-퓨즈의 프로그램 시, 상기 전극에 프로그램 전압이 인가되고, 상기 반도체층에 접지전압이 인가되는 반도체 장치의 안티-퓨즈.

제 7 항에 있어서, 상기 게이트 메탈과 상기 반도체층은 엔-타입 또는 피-타입의 안티-퓨즈를 형성하는 반도체 장치의 안티-퓨즈.