SoC를 구성하는 IP들 각각의 RTL 및 안전 구성을 기초로 안전 SoC RTL을 생성하는 안전 설계 생성기;상기 안전 SoC RTL의 코드의 오류를 검출하고, 상기 코드에 대한 검증 결과 및 상기 코드에 대해 검증된 SoC RTL을 출력하는 설계 검증기;상기 검증된 SoC RTL이 안전 목표를 충족하는지 여부를 평가하고, 상기 검증된 SoC RTL의 안전 취약점을 분석한 분석 결과 및 분석된 SoC RTL을 출력하는 안전 분석기;상기 분석된 SoC RTL의 안전기능이 정상 동작하는지 여부를 시뮬레이션 환경에서 검사한 검사 결과 및 상기 검사 결과를 기초로 기능 검증된 SoC RTL을 출력하는 안전기능 검증기; 및상기 안전 SoC RTL에 기초한 안전기능 설계 사양서의 적어도 일부, 상기 설계 검증기의 상기 검증 결과에 기초한 설계 검증 보고서, 상기 안전 분석기의 상기 분석 결과에 기초한 FMEDA 보고서 및 상기 안전기능 검증기의 상기 검사 결과에 기초한 안전 검증 보고서를 생성하는 안전 문서 작성기를 포함하고,상기 안전 구성은 안전기능 종류 정보, 안전기능 인스턴스 계층 구조(Instance Hierarchy) 정보, 안전기능 클럭/리셋 정보, 안전기능 입력/출력 인터페이스 정보 및 안전기능 레지스터 맵 정보 중 적어도 하나를 포함하는,SoC 기능안전 설계 장치.

제1항에 있어서,상기 안전 설계 생성기는, 제1 입력 파일 생성기, RTL 생성기 및 RTL 통합기를 포함하고,상기 제1 입력 파일 생성기는, 상기 안전 구성을 수신하고, 상기 안전 구성에서 안전기능 파라미터를 추출하고,상기 RTL 생성기는 상기 안전기능 파라미터를 기반으로 안전기능 RTL을 생성하고,상기 RTL 통합기는,상기 IP들 각각의 RTL 및 상기 안전기능 RTL을 수신하고 상기 IP들 각각의 RTL에 상기 안전기능 RTL을 삽입함으로써, 상기 안전 SoC RTL을 생성하는,SoC 기능안전 설계 장치.

제2항에 있어서,상기 RTL 생성기는 안전 메커니즘의 종류마다 대응하는 특정 구조를 포함하도록 상기 안전기능 RTL을 생성하는,SoC 기능안전 설계 장치.

제3항에 있어서,상기 안전 메커니즘은 ECC(Error Correction Code) 안전 메커니즘, Lock Step 안전 메커니즘, Message Doubling 안전 메커니즘, Data Parity 안전 메커니즘, Memory Parity 안전 메커니즘 및 Reset Monitor 안전 메커니즘을 포함하는,SoC 기능안전 설계 장치.

제1항에 있어서,상기 설계 검증기는,상기 코드의 문법 및 스타일 오류를 검출하는 린트 검사기(Lint Checker); 상기 코드의 복수의 클럭 도메인 간의 신호 전달 과정에서 발생하는 오류를 검출하는 클럭 도메인 교차 검사기(Clock Domain Crossing Checker);상기 코드의 복수의 리셋 도메인 간의 신호 전달 과정에서 발생하는 오류를 검출하는 리셋 도메인 교차 검사기(Reset Domain Crossing Checker); 및 상기 코드의 수정 및 통합 전후의 논리적 동등성을 검증하는 등가성 검사기(Equivalence Checker) 중 적어도 하나를 포함하고,상기 린트 검사기, 상기 클럭 도메인 교차 검사기, 상기 리셋 도메인 교차 검사기 및 상기 등가성 검사기는 상기 코드의 오류에 대한 상기 검증 결과 및 상기 검증된 SoC RTL을 출력하는,SoC 기능안전 설계 장치.

제9항에 있어서,상기 기능 검증된 SoC RTL을 출력하는 단계는,상기 안전 구성을 기반으로 테스트 벡터를 생성하는 단계;상기 테스트 벡터 및 상기 분석된 SoC RTL을 기초로 시뮬레이션 환경에서 상기 분석된 SoC RTL의 안전기능이 정상 동작하는지 여부를 검사하는 단계; 및상기 분석된 SoC RTL의 안전기능이 정상 동작하는지 여부에 대한 상기 검사 결과 및 상기 기능 검증된 SoC RTL을 출력하는 단계를 포함하는,SoC 기능안전 설계 방법.

제1항에 있어서,상기 안전 분석기는 제2 입력 파일 생성기, 안전 평가기 및 결과 분석기를 포함하고,상기 제2 입력 파일 생성기는,상기 안전 구성을 수신하고,상기 안전 구성을 기반으로 입력 파일을 생성하고,상기 입력 파일은 ASIL 정보, 상기 안전 목표, 안전 메커니즘 정보 및 안전 메커니즘의 계층 구조 정보를 포함하고,상기 안전 평가기는,상기 입력 파일 및 상기 검증된 SoC RTL을 기초로 상기 검증된 SoC RTL의 SPFM(Single Point Fault Metric) 및 LFM(Latent Fault Metric)을 계산하고,상기 검증된 SoC RTL이 상기 안전 목표를 충족하는지 여부를 평가하고,상기 SPFM 및 상기 LFM의 계산 결과 및 상기 안전 목표를 충족하는지 여부의 평가 결과에 대한 안전 평가 결과를 출력하고,상기 결과 분석기는,상기 안전 평가 결과를 기반으로 상기 검증된 SoC RTL의 상기 안전 취약점을 식별하고,상기 안전 평가 결과에서 식별된 상기 안전 취약점을 정해진 조건에 따라 분석하고,상기 안전 평가 결과에 대한 상기 분석 결과 및 상기 분석된 SoC RTL을 출력하는,SoC 기능안전 설계 장치.

제1항에 있어서,상기 안전기능 검증기는 테스트 벡터 생성기 및 RTL 시뮬레이션 검사기를 포함하고,상기 테스트 벡터 생성기는,상기 안전 구성을 수신하고,상기 안전 구성을 기반으로 테스트 벡터를 생성하고,상기 RTL 시뮬레이션 검사기는,상기 테스트 벡터 및 상기 분석된 SoC RTL을 기초로 시뮬레이션 환경에서 상기 분석된 SoC RTL의 안전기능이 정상 동작하는지 여부를 검사하고,상기 분석된 SoC RTL의 안전기능이 정상 동작하는지 여부에 대한 상기 검사 결과 및 상기 기능 검증된 SoC RTL을 출력하는,SoC 기능안전 설계 장치.

제7항에 있어서,상기 테스트 벡터는 연결 상태 테스트 벡터 및 오류 주입 테스트 벡터를 포함하고,상기 RTL 시뮬레이션 검사기는,상기 연결 상태 테스트 벡터를 기반으로 상기 분석된 SoC RTL 내의 구성 간의 연결이 정상 동작하는지 여부를 검사하고,상기 오류 주입 테스트 벡터를 기반으로 상기 분석된 SoC RTL이 주입된 오류에 대해 정상적으로 대응하거나 복구하는지 여부를 검사하는,SoC 기능안전 설계 장치.

제1항 내지 제8항 중 어느 한 항에 따른 SoC 기능안전 설계 장치에 의해 수행되는 SoC 기능안전 설계 방법으로서,상기 안전 설계 생성기가, SoC를 구성하는 IP들 각각의 RTL 및 안전 구성을 수신하는 단계;상기 안전 설계 생성기가, 상기 IP들 각각의 RTL 및 상기 안전 구성을 기초로 안전 SoC RTL을 생성하는 단계;상기 설계 검증기가, 상기 안전 SoC RTL의 코드의 오류를 검출하고, 상기 코드에 대한 검증 결과 및 상기 코드에 대해 검증된 SoC RTL을 출력하는 단계;상기 안전 분석기가, 상기 검증된 SoC RTL이 안전 목표를 충족하는지 여부를 평가하고 상기 검증된 SoC RTL의 안전 취약점을 분석한 분석 결과 및 분석된 SoC RTL을 출력하는 단계;상기 안전기능 검증기가, 상기 분석된 SoC RTL의 안전기능이 정상 동작하는지 여부를 시뮬레이션 환경에서 검사한 검사 결과 및 상기 검사 결과를 기초로 기능 검증된 SoC RTL을 출력하는 단계; 및상기 안전 문서 작성기가, 상기 안전 SoC RTL에 기초한 안전기능 설계 사양서의 적어도 일부, 상기 검증 결과에 기초한 설계 검증 보고서, 상기 분석 결과에 기초한 FMEDA 보고서 및 상기 검사 결과에 기초한 안전 검증 보고서를 각각 생성하는 단계를 포함하고,상기 안전 구성은 안전기능 종류 정보, 안전기능 인스턴스 계층 구조(Instance Hierarchy) 정보, 안전기능 클럭/리셋 정보, 안전기능 입력/출력 인터페이스 정보 및 안전기능 레지스터 맵 정보 중 적어도 하나를 포함하는,SoC 기능안전 설계 방법.

제9항에 있어서,상기 안전 SoC RTL을 생성하는 단계는,상기 안전 구성에서 안전기능 파라미터를 추출하는 단계;상기 안전기능 파라미터를 기반으로 안전기능 RTL을 생성하는 단계; 및상기 IP들 각각의 RTL에 상기 안전기능 RTL을 삽입하는 단계를 포함하는,SoC 기능안전 설계 방법.

제10항에 있어서,상기 안전기능 RTL을 생성하는 단계는 안전 메커니즘의 종류마다 대응하는 특정 구조를 포함하도록 상기 안전기능 RTL을 생성하는,SoC 기능안전 설계 방법.

제11항에 있어서,상기 안전 메커니즘은 ECC(Error Correction Code) 안전 메커니즘, Lock Step 안전 메커니즘, Message Doubling 안전 메커니즘, Data Parity 안전 메커니즘, Memory Parity 안전 메커니즘 및 Reset Monitor 안전 메커니즘을 포함하는,SoC 기능안전 설계 방법.

제9항에 있어서,상기 검증된 SoC RTL을 출력하는 단계는,상기 코드의 문법 및 스타일 오류를 검출하는 단계;상기 코드의 복수의 클럭 도메인 간의 신호 전달 과정에서 발생하는 오류를 검출하는 단계;상기 코드의 복수의 리셋 도메인 간의 신호 전달 과정에서 발생하는 오류를 검출하는 단계; 및상기 코드의 수정 및 통합 전후의 논리적 동등성을 검증하는 단계 중 적어도 하나를 포함하는,SoC 기능안전 설계 방법.

제9항에 있어서,상기 분석된 SoC RTL을 출력하는 단계는,상기 안전 구성을 기반으로 입력 파일을 생성하는 단계;상기 입력 파일 및 상기 검증된 SoC RTL을 기초로 상기 검증된 SoC RTL의 SPFM(Single Point Fault Metric) 및 LFM(Latent Fault Metric)을 계산하는 단계;상기 검증된 SoC RTL이 상기 안전 목표를 충족하는지 여부를 판단하는 단계;상기 SPFM 및 상기 LFM의 계산 결과 및 상기 안전 목표를 충족하는지 여부의 판단 결과에 대한 안전 평가 결과를 출력하는 단계;상기 안전 평가 결과를 기반으로 상기 검증된 SoC RTL의 상기 안전 취약점을 식별하는 단계;상기 안전 평가 결과에서 식별된 상기 안전 취약점을 정해진 조건에 따라 분석하는 단계; 및상기 안전 평가 결과에 대한 상기 분석 결과 및 상기 분석된 SoC RTL을 출력하는 단계를 포함하고,상기 입력 파일은 ASIL 정보, 상기 안전 목표, 안전 메커니즘 정보 및 안전 메커니즘의 계층 구조 정보를 포함하는,SoC 기능안전 설계 방법.

제15항에 있어서,상기 테스트 벡터는 연결 상태 테스트 벡터 및 오류 주입 테스트 벡터를 포함하고,상기 분석된 SoC RTL의 상기 안전기능이 정상 동작하는지 여부를 검사하는 단계는,상기 연결 상태 테스트 벡터를 기반으로 상기 분석된 SoC RTL 내의 구성 간의 연결이 정상 동작하는지 여부를 검사하는 단계 및 상기 오류 주입 테스트 벡터를 기반으로 상기 분석된 SoC RTL이 주입된 오류에 대해 정상적으로 대응하거나 복구하는지 여부를 검사하는 단계를 포함하는,SoC 기능안전 설계 방법.