| 번호 | 청구항 |
|---|---|
| 7 | 제6항에 있어서, 각각의 PMOS 구동 유닛은, 상기 PMOS 스위치를 구동하기 위한 구동전류를 증가시키는 버퍼부를 더 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 1 | 전자회로에 구비된 복수의 PMOS 스위치들을 개별적으로 구동하기 위한 복수의 PMOS 구동 유닛들; 및상기 전자회로에 구비된 복수의 NMOS 스위치들을 개별적으로 구동하기 위한 복수의 NMOS 구동 유닛들을 포함하되,상기 복수의 PMOS 구동 유닛들을 포함하는 PMOS 구동 유닛 그룹과 상기 복수의 NMOS 구동 유닛들을 포함하는 NMOS 구동 유닛 그룹은, 단일 칩(single chip)으로 구성되고,각각의 PMOS 구동 유닛은, 스위칭 제어부로부터 입력된 스위치 인에이블(Enable) 신호를 반전하는 인버터부, 상기 스위칭 제어부의 스위치 인에이블 신호와 상기 인버터부의 스위치 인에이블 반전 신호를 기반으로 차동 출력 신호를 생성하는 디퍼렌셜 페어 회로부, 상기 차동 출력 신호의 전압을 해당 PMOS 구동 유닛에 대응하는 PMOS 스위치의 소스 전압(VHI)으로 상승시키는 크로스 커플드 회로부, 상기 크로스 커플드 회로부에 구비된 트랜지스터들의 드레인 전압을 이용하여 상기 PMOS 스위치를 구동하기 위한 게이트 구동전압을 생성하는 전압 레벨 변환부를 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 2 | 제1항에 있어서,상기 복수의 PMOS 및 NMOS 구동 유닛들은, 상기 단일 칩 상에서 번갈아 가며 배치되는 것을 특징으로 하는 게이트 구동회로. |
| 3 | 제1항에 있어서,상기 복수의 PMOS 및 NMOS 구동 유닛들은, BCD(Bipolar-CMOS-DMOS) 반도체 공정을 이용하여 제조되는 것을 특징으로 하는 게이트 구동회로. |
| 4 | 제1항에 있어서, 상기 복수의 PMOS 구동 유닛들의 개수는 상기 복수의 PMOS 스위치들의 개수에 대응하고, 상기 복수의 NMOS 구동 유닛들의 개수는 상기 복수의 NMOS 스위치들의 개수에 대응하는 것을 특징으로 하는 게이트 구동회로. |
| 5 | 제1항에 있어서, 각각의 PMOS 구동 유닛은, 상기 스위칭 제어부로부터 입력된 스위치 인에이블 신호에 따라, 상기 PMOS 구동 유닛에 대응하는 PMOS 스위치의 소스 전압(VHI)과 드레인 전압(VLO)을 이용하여 상기 PMOS 스위치의 동작을 온/오프 시키는 것을 특징으로 하는 게이트 구동회로. |
| 6 | 제5항에 있어서,각각의 PMOS 구동 유닛은, 상기 크로스 커플드 회로부에 구비된 트랜지스터들의 드레인 전압이 일정 전압 이하로 떨어지는 것을 방지하는 전압강하 방지부를 더 포함하고,상기 전압 레벨 변환부는 상기 PMOS 스위치를 구동하기 위한 게이트 구동전압을 상기 PMOS 스위치의 소스 전압(VHI)과 드레인 전압(VLO) 중 어느 하나로 변환하는 것을 특징으로 하는 게이트 구동회로. |
| 8 | 제6항에 있어서, 각각의 PMOS 구동 유닛은, 상기 PMOS 스위치의 소스 전압(VHI)과 상기 PMOS 스위치의 드레인 전압(VLO) 사이의 전압 차이를 일정하게 유지시키는 제너 다이오드를 더 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 9 | 제6항에 있어서, 각각의 PMOS 구동 유닛은, 복수의 PMOS 트랜지스터들을 이용하여 상기 디퍼렌셜 페어 회로부의 차동 출력 신호의 전압을 상기 PMOS 스위치의 소스 전압(VHI)으로 상승시키는 스위칭 타임 개선부를 더 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 10 | 제1항에 있어서,각각의 NMOS 구동 유닛은, 상기 스위칭 제어부로부터 입력된 스위치 인에이블 신호에 따라, 상기 NMOS 구동 유닛에 대응하는 NMOS 스위치의 드레인 전압(VHI)과 소스 전압(VLO)을 이용하여 상기 NMOS 스위치의 동작을 온/오프 시키는 것을 특징으로 하는 게이트 구동회로. |
| 11 | 제10항에 있어서,각각의 NMOS 구동 유닛은, 상기 스위칭 제어부의 스위치 인에이블 신호를 반전하여 출력하는 제1 인버터부, 상기 제1 인버터부의 스위치 인에이블 반전 신호를 반전하여 출력하는 제2 인버터부, 상기 제1 인버터부의 스위치 인에이블 반전 신호와 제2 인버터부의 스위치 인에이블 신호를 기반으로 차동 출력 신호를 생성하는 디퍼렌셜 페어 회로부, 상기 차동 출력 신호의 전압을 상기 NMOS 스위치의 드레인 전압(VHI)으로 상승시키는 크로스 커플드 회로부, 상기 크로스 커플드 회로부에 구비된 트랜지스터들의 드레인 전압이 일정 전압 이하로 떨어지는 것을 방지하는 전압강하 방지부 및 상기 트랜지스터들의 드레인 전압을 이용하여 상기 NMOS 스위치를 구동하기 위한 게이트 구동전압을 상기 NMOS 스위치의 드레인 전압(VHI)과 소스 전압(VLO) 중 어느 하나로 변환하는 전압 레벨 변환부를 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 12 | 제11항에 있어서, 각각의 NMOS 구동 유닛은, 상기 NMOS 스위치를 구동하기 위한 구동전류를 증가시키는 버퍼부를 더 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 13 | 제11항에 있어서, 각각의 NMOS 구동 유닛은, 상기 NMOS 스위치의 드레인 전압(VHI)과 상기 NMOS 스위치의 소스 전압(VLO) 사이의 전압 차이를 일정하게 유지시키는 제너 다이오드를 더 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 14 | 제11항에 있어서, 각각의 NMOS 구동 유닛은, 복수의 PMOS 트랜지스터들을 이용하여 상기 디퍼렌셜 페어 회로부의 차동 출력 신호의 전압을 상기 NMOS 스위치의 드레인 전압(VHI)으로 상승시키는 스위칭 타임 개선부를 더 포함하는 것을 특징으로 하는 게이트 구동회로. |
| 15 | 제1항에 있어서, 상기 전자회로는, 복수의 배터리 셀들의 전압을 밸런싱하기 위한 셀 밸런싱 회로임을 특징으로 하는 게이트 구동회로. |