N형 도펀트의 도핑 방법 및 이를 이용하여 제조된 N형 도펀트가 도핑된 기판, 이를 이용한 트랜지스터의 제조 방법 및 이를 포함하는 트랜지스터
N-TYPE DOPANT DOPING METHOD AND N-TYPE DOPANT-DOPED SUBSTRATE MANUFACTURED USING THE SAME, METHOD OF MANUFACTURING A TRANSISTOR USING THE SAME, AND TRANSISTOR INCLUDING THE SAME
특허 요약
본 발명은 N형 도펀트의 도핑 방법 및 이를 이용하여 제조된 N형 도펀트가 도핑된 기판, 이를 이용한 트랜지스터의 제조 방법 및 이를 포함하는 트랜지스터를 개시한다. 본 발명은 4족 반도체 물질을 포함하는 기판을 준비하는 단계; 및 상기 기판에 N형 도펀트, 주석(Sn) 도펀트 및 보조 도펀트를 공도핑하여 공도핑 영역을 형성하는 단계;를 포함하고, 상기 공도핑 영역을 형성하는 단계는 상기 주석 도펀트 및 보조 도펀트에 의해 상기 공도핑 영역의 상기 N형 도펀트의 농도가 조절되는 것을 특징 으로 한다.
청구항
번호청구항
1

4족 반도체 물질을 포함하는 기판 을 준비하는 단계; 및상기 기판에 N형 도펀트, 주석(Sn) 도펀트 및 보조 도펀트를 공도핑하여 공도핑 영역을 형성하는 단계;를 포함하고,상기 공도핑 영역을 형성하는 단계는 상기 주석 도펀트 및 보조 도펀트에 의해 상기 공도핑 영역의 상기 N형 도펀트의 농도가 조절되며,상기 주석(Sn) 도펀트는 상기 기판 내에서 상기 N형 도펀트의 용해 한도(solubility limit)를 증가시켜 상기 N형 도펀트가 초고농도로 도핑된 영역에 위치하도록 하고,상기 보조 도펀트는 격자 응력을 조절하여 상기 기판 내 상기 N형 도펀트의 확산을 억제하는 것을 특징으로 하는 N형 도펀트의 도핑 방법.

2

제1항에 있어서, 상기 공도핑 영역의 상기 N형 도펀트의 농도는 5.0Х1019 atoms/cm3 내지 1Х1021 atoms/cm3 인 것을 특징으로 하는 N형 도펀트의 도핑 방법.

3

제1항에 있어서, 상기 공도핑 영역을 형성하는 단계에서 상기 N형 도펀트의 가속전압은 5 keV 내지 100 keV 인 것을 특징으로 하는 N형 도펀트의 도핑 방법.

4

제1항에 있어서, 상기 공도핑 영역을 형성하는 단계에서 상기 N형 도펀트의 도즈(dose)량은 5Х1014 cm-2 내지 5Х1016 cm-2 인 것을 특징으로 하는 N형 도펀트의 도핑 방법.

5

제1항에 있어서, 상기 공도핑 영역을 형성하는 단계에서 상기 주석 도펀트의 가속전압은 5 keV 내지 100 keV 인 것을 특징으로 하는 N형 도펀트의 도핑 방법.

6

제1항에 있어서, 상기 공도핑 영역을 형성하는 단계에서 상기 주석 도펀트의 도즈(dose)량은 1Х1013 cm-2 내지 5Х1015 cm-2 인 것을 특징으로 하는 N형 도펀트의 도핑 방법.

7

제1항에 있어서, 상기 공도핑 영역을 형성하는 단계에서 상기 보조 도펀트의 가속전압은 5 keV 내지 100 keV 인 것을 특징으로 하는 N형 도펀트의 도핑 방법.

8

제1항에 있어서, 상기 공도핑 영역을 형성하는 단계에서 상기 보조 도펀트의 도즈(dose)량은 1Х1013 cm-2 내지 5Х1015 cm-2 인 것을 특징으로 하는 N형 도펀트의 도핑 방법.

9

제1항에 있어서, 상기 N형 도펀트의 도핑 방법은 상기 공도핑 영역을 형성하는 단계를 진행한 다음, 상기 공도핑 영역을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 N형 도펀트의 도핑 방법.

10

제1항에 있어서, 상기 보조 도펀트는 이트륨(Y), 하프늄(Hf), 안티모니(Sb), 불소(F), 탄소(C) 및 질소(N) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 N형 도펀트의 도핑 방법.

11

제1항에 있어서, 상기 N형 도펀트는 인(P), 비소(As) 및 비스무트(Bi) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 N형 도펀트의 도핑 방법.

12

4족 반도체 물질을 포함하는 기판; 및상기 기판 내에 형성되고, N형 도펀트, 주석(Sn) 도펀트 및 보조 도펀트가 공도핑된 공도핑 영역;을 포함하고,상기 공도핑 영역은 주석 도펀트 및 보조 도펀트에 의해 상기 N형 도펀트의 농도가 조절되며,상기 주석(Sn) 도펀트는 상기 기판 내에서 상기 N형 도펀트의 용해 한도(solubility limit)를 증가시켜 상기 N형 도펀트가 초고농도로 도핑된 영역에 위치하도록 하고,상기 보조 도펀트는 격자 응력을 조절하여 상기 기판 내 상기 N형 도펀트의 확산을 억제하는 것을 특징으로 하는 N형 도펀트가 도핑된 기판.

13

제12항에 있어서, 상기 공도핑 영역의 상기 N형 도펀트의 농도는 5Х1019 atoms/cm3 내지 1Х1021 atoms/cm3 인 것을 특징으로 하는 N형 도펀트가 도핑된 기판.

14

4족 반도체 물질을 포함하는 기판을 제공하는 단계;상기 기판 상에 게이트 구조체를 형성하는 단계; 및상기 게이트 구조체의 양측면의 상기 기판에 N형 도펀트, 주석(Sn) 도펀트 및 보조 도펀트가 공도핑된 소스/드레인 영역을 형성하는 단계;를 포함하고,상기 소스/드레인 영역을 형성하는 단계는 상기 주석 도펀트 및 보조 도펀트에 의해 상기 공도핑 영역의 상기 N형 도펀트의 농도가 조절되며,상기 주석(Sn) 도펀트는 상기 기판 내에서 상기 N형 도펀트의 용해 한도(solubility limit)를 증가시켜 상기 N형 도펀트가 초고농도로 도핑된 영역에 위치하도록 하고,상기 보조 도펀트는 격자 응력을 조절하여 상기 기판 내 상기 N형 도펀트의 확산을 억제하는 것을 특징으로 하는 트랜지스터의 제조방법.

15

4족 반도체 물질을 포함하는 기판;상기 기판 상에 형성된 게이트 구조체;상기 게이트 구조체의 양측면의 상기 기판에 형성되고, N형 도펀트, 주석(Sn) 도펀트 및 보조 도펀트를 포함하는 소스/드레인 영역; 및상기 게이트 구조체 하부의 상기 기판에 형성된 채널 영역;을 포함하고,상기 소스/드레인 영역은 주석 도펀트 및 보조 도펀트에 의해 상기 N형 도펀트의 농도가 조절되며,상기 주석(Sn) 도펀트는 상기 기판 내에서 상기 N형 도펀트의 용해 한도(solubility limit)를 증가시켜 상기 N형 도펀트가 초고농도로 도핑된 영역에 위치하도록 하고,상기 보조 도펀트는 격자 응력을 조절하여 상기 기판 내 상기 N형 도펀트의 확산을 억제하는 것을 특징으로 하는 트랜지스터.