서브샘플링 기반 FTL과 DLL을 적용한 주입-고정 위상고정루프
Injection-locked PLL architecture using sub-sampling-based frequency tracking loop and delay locked loop
특허 요약
본 발명은 서브샘플링 기반 FTL과 DLL을 적용한 주입-고정 위상고정루프를 개시한다. 본 발명에 따르면, 전압제어발진기; 상기 전압제어발진기에 주입 펄스를 공급하는 듀얼 에지 주입 펄스 발생기; 제1 서브샘플링 전하펌프 및 데드존을 갖는 분주기-PFD/CP(phase frequency detector/charge pump)를 포함하며 상기 전압제어발진기에서 출력된 신호를 레퍼런스 신호 및 주입 펄스로 샘플링하는 서브샘플링 기반 주파수추적루프; 및 제2 서브샘플링 전하펌프를 포함하며 상기 전압제어발진기에 제어 전압을 입력하는 서브샘플링 기반 지연고정루프를 포함하는 주입-고정 위상고정루프가 제공된다.
청구항
번호청구항
1

주입-고정 위상고정루프로서, 전압제어발진기;상기 전압제어발진기에 주입 펄스를 공급하는 듀얼 에지 주입 펄스 발생기;제1 서브샘플링 전하펌프 및 데드존을 갖는 분주기-PFD/CP(phase frequency detector/charge pump)를 포함하며 상기 전압제어발진기에서 출력된 신호를 레퍼런스 신호 및 주입 펄스로 샘플링하는 서브샘플링 기반 주파수추적루프; 및제2 서브샘플링 전하펌프를 포함하며 상기 전압제어발진기에 제어 전압을 입력하는 서브샘플링 기반 지연고정루프를 포함하는 주입-고정 위상고정루프.

2

제1항에 있어서, 상기 전압제어발진기는, 복수의 지연 셀 및 샘플러를 포함하고, 상기 복수의 지연 셀 각각은 하나의 샘플러와 2개의 지연 셀을 구동시키는 주입-고정 위상고정루프.

3

제2항에 있어서, 상기 전압제어발진기는, 상기 복수의 샘플러 각각과 반대 위상으로 동작하는 복수의 더미 샘플러를 포함하는 주입-고정 위상고정루프.

4

제3항에 있어서, 상기 서브샘플링 기반 주파수추적루프 및 상기 서브샘플링 기반 지연고정루프는 상기 전압제어발진기의 샘플러에 포함되는 샘플링 커패시터를 분리하는 아이솔레이션 버퍼를 포함하는 주입-고정 위상고정루프.

5

제4항에 있어서, 상기 제1 서브샘플링 전하펌프의 입력 커패시턴스는 상기 복수의 지연 셀의 커패시턴스의 두 배를 갖는 주입-고정 위상고정루프.

6

제1항에 있어서, 상기 듀얼 에지 주입 펄스 발생기는 상기 레퍼런스 신호의 상승 및 하강 에지에서 상기 주입 펄스를 생성하고, 상기 듀얼 에지 주입 펄스 발생기의 전단에 배치되어 듀티 오류를 방지하는 듀티 보정 회로를 더 포함하는 주입-고정 위상고정루프.

7

주입-고정 위상고정루프로서, 복수의 지연 셀, 복수의 샘플러 및 복수의 더미 샘플러를 포함하는 전압제어발진기;상기 전압제어발진기에 주입 펄스를 공급하는 듀얼 에지 주입 펄스 발생기;제1 서브샘플링 전하펌프 및 데드존을 갖는 분주기-PFD/CP(phase frequency detector/charge pump)를 포함하며 상기 전압제어발진기에서 출력된 신호를 레퍼런스 신호 및 주입 펄스로 샘플링하는 서브샘플링 기반 주파수추적루프; 및제2 서브샘플링 전하펌프를 포함하며 상기 전압제어발진기에 제어 전압을 입력하는 서브샘플링 기반 지연고정루프를 포함하되, 상기 복수의 지연 셀 각각은 하나의 샘플러와 2개의 지연 셀을 구동시키고, 상기 복수의 더미 샘플러는 상기 복수의 샘플러와 반대 위상으로 동작하는 주입-고정 위상고정루프.

도면대표도면