양극성(ambipolar) 2차원 반도체를 이용하여 트랜지스터 및 메모리 기능을 갖는 재구성 가능한 전자 소자로서,컨트롤 게이트;상기 컨트롤 게이트 상에 형성되며 주변과 전기적으로 절연된 플로팅 게이트;상기 플로팅 게이트 상에 형성된 터널링층;상기 터널링층 상에 형성되며 양극성(ambipolar) 2차원 반도체로 이루어진 채널층; 및상기 채널층 상에 서로 이격되어 형성된 제1 전극 및 제2 전극을 포함하되,상기 컨트롤 게이트에 인가되는 프로그램 전압의 극성 및 크기에 따라 상기 채널층은 전도체, n타입 반도체, 절연체 및 p타입 반도체 중 어느 하나의 특성을 가지고,상기 프로그램 전압의 절대값이 증가함에 따라, 상기 채널층은 순차적으로 절연체, 반도체 및 전도체의 특성을 가지는 것을 특징으로 하는, 재구성 가능한 전자 소자.

제1항에 있어서,상기 채널층은 WSe2, MoTe2 및 BP로 이루어진 그룹에서 선택된 적어도 하나의 양극성 2차원 반도체로 이루어지는 것을 특징으로 하는, 재구성 가능한 전자 소자.

제1항에 있어서,상기 플로팅 게이트는 그래핀 및 PtTe2로 이루어진 그룹에서 선택된 적어도 하나의 2차원 전도체로 이루어지는 것을 특징으로 하는, 재구성 가능한 전자 소자.

제1항에 있어서,상기 터널링층은 hBN 및 Sb2O3로 이루어지는 그룹에서 선택된 적어도 하나의 2차원 절연체로 이루어지는 것을 특징으로 하는, 재구성 가능한 전자 소자.

제1항에 있어서,상기 플로팅 게이트, 상기 터널링층 및 상기 채널층은 모두 2차원 물질로 이루어져 PDMS 스탬프를 이용한 건식 전사법을 이용해 상기 컨트롤 게이트 상에 순차적으로 적층되는 것을 특징으로 하는, 재구성 가능한 전자 소자.

제1항에 있어서,상기 프로그램 전압이 양극성으로 그 절대값이 증가함에 따라, 상기 채널층은 순차적으로 절연체, p타입 반도체 및 전도체의 특성을 가지는 것을 특징으로 하는, 재구성 가능한 전자 소자.

제1항에 있어서,상기 프로그램 전압이 음극성으로 그 절대값이 증가함에 따라, 상기 채널층은 순차적으로 절연체, n타입 반도체 및 전도체의 특성을 가지는 것을 특징으로 하는, 재구성 가능한 전자 소자.

제1항에 있어서, 제1 전압 003c# 제2 전압 003c# 제3 전압 003c# 0 003c# 제4 전압 003c# 제5 전압 003c# 제6 전압일 때, 상기 프로그램 전압이 상기 제1 전압 이하 또는 상기 제6 전압 이상인 경우 상기 채널층은 전도체 특성을 가지고,상기 프로그램 전압이 상기 제1 전압 내지 상기 제2 전압인 경우 상기 채널층은 n타입 반도체 특성을 가지고,상기 프로그램 전압이 상기 제2 전압 내지 상기 제3 전압 또는 상기 제4 전압 내지 상기 제5 전압인 경우 상기 채널층은 절연체 특성을 가지고,상기 프로그램 전압이 상기 제5 전압 내지 상기 제6 전압인 경우 상기 채널층은 p타입 반도체 특성을 가지는 것을 특징으로 하는, 재구성 가능한 전자 소자.

양극성(ambipolar) 2차원 반도체를 이용하여 트랜지스터 및 메모리 기능을 갖는 재구성 가능한 전자 소자의 제조 방법으로서,컨트롤 게이트를 준비하는 단계;PDMS 스탬프를 이용한 건식 전사법을 이용해 상기 컨트롤 게이트 상에 순차적으로 플로팅 게이트, 터널링층 및 채널층을 적층하는 단계 -상기 채널층은 양극성(ambipolar) 2차원 반도체로 이루어짐-;상기 채널층 상에 레지스트 패턴을 형성하는 단계; 및상기 레지스트 패턴에 의해 노출된 상기 채널층 상에 서로 이격된 제1 전극 및 제2 전극을 형성하는 단계를 포함하되,상기 컨트롤 게이트에 인가되는 프로그램 전압의 극성 및 크기에 따라 상기 채널층은 전도체, n타입 반도체, 절연체 및 p타입 반도체 중 어느 하나의 특성을 가지는 것을 특징으로 하는, 재구성 가능한 전자 소자의 제조 방법.

제1 전원, 제2 전원, 및 동일한 구조의 재구성 가능한 전자 소자로 이루어진 제1 내지 제2 전자 소자를 포함하는 논리 소자로서,상기 재구성 가능한 전자 소자는, 컨트롤 게이트; 상기 컨트롤 게이트 상에 형성되며 주변과 전기적으로 절연된 플로팅 게이트; 상기 플로팅 게이트 상에 형성된 터널링층; 상기 터널링층 상에 형성되며 양극성(ambipolar) 2차원 반도체로 이루어진 채널층; 및 상기 채널층 상에 서로 이격되어 형성된 제1 전극 및 제2 전극을 포함하고 -상기 컨트롤 게이트에 인가되는 프로그램 전압의 극성 및 크기에 따라 상기 채널층은 전도체, n타입 반도체, 절연체 및 p타입 반도체 중 어느 하나의 특성을 가짐-,상기 제1 전자 소자 및 상기 제2 전자 소자는 상기 제1 전원과 상기 제2 전원 사이에 직렬 연결되고,상기 제1 전자 소자의 제1 전극은 상기 제1 전원에 연결되고,상기 제1 전자 소자의 제2 전극은 상기 제2 전자 소자의 제1 전극에 연결되고, 이들의 연결점으로부터 출력 신호가 출력되고,상기 제2 전자 소자의 제2 전극은 상기 제2 전원에 연결되고,상기 제1 전자 소자의 컨트롤 게이트와 상기 제2 전자 소자의 컨트롤 게이트에는 동일한 입력 신호(A)가 입력되는 것을 특징으로 하는 논리 소자.

제10항에 있어서,각 전자 소자의 컨트롤 게이트에 인가되는 프로그램 전압의 극성 및 크기에 따라 상기 논리 소자는 4개의 논리연산을 수행하는 것을 특징으로 하는 논리 소자.

제11항에 있어서,상기 4개의 논리연산은 상기 입력 신호(A)에 대해 A, NOT A, TRUE 및 FALSE인 것을 특징으로 하는 논리 소자.

제1 전원, 제2 전원, 및 동일한 구조의 재구성 가능한 전자 소자로 이루어진 제1 내지 제5 전자 소자를 포함하는 논리 소자로서, 상기 재구성 가능한 전자 소자는, 컨트롤 게이트; 상기 컨트롤 게이트 상에 형성되며 주변과 전기적으로 절연된 플로팅 게이트; 상기 플로팅 게이트 상에 형성된 터널링층; 상기 터널링층 상에 형성되며 양극성(ambipolar) 2차원 반도체로 이루어진 채널층; 및 상기 채널층 상에 서로 이격되어 형성된 제1 전극 및 제2 전극을 포함하고 -상기 컨트롤 게이트에 인가되는 프로그램 전압의 극성 및 크기에 따라 상기 채널층은 전도체, n타입 반도체, 절연체 및 p타입 반도체 중 어느 하나의 특성을 가짐-,상기 제5 전자 소자의 제1 전극은 상기 제1 전원에 연결되고, 상기 제5 전자 소자의 컨트롤 게이트는 상기 제5 전자 소자의 제2 전극에 연결되고,상기 제1 전자 소자 및 상기 제2 전자 소자는 상기 제5 전자 소자의 제2 전극과 상기 제2 전원 사이에 직렬 연결되고,상기 제3 전자 소자 및 상기 제4 전자 소자는 상기 제5 전자 소자의 제2 전극과 상기 제2 전원 사이에 직렬 연결되고,상기 제1 전자 소자의 제1 전극 및 상기 제3 전자 소자의 제1 전극은 상기 제5 전자 소자의 제2 전극에 연결되고, 이들의 연결점으로부터 출력 신호가 출력되고,상기 제1 전자 소자의 제2 전극, 상기 제2 전자 소자의 제1 전극, 상기 제3 전자 소자의 제2 전극 및 상기 제4 전자 소자의 제1 전극은 서로 연결되고,상기 제2 전자 소자의 제2 전극 및 상기 제4 전자 소자의 제2 전극은 상기 제2 전원에 연결되고,상기 제1 전자 소자의 컨트롤 게이트와 상기 제2 전자 소자의 컨트롤 게이트에는 동일한 제1 입력 신호(A)가 입력되고, 상기 제3 전자 소자의 컨트롤 게이트와 상기 제4 전자 소자의 컨트롤 게이트에는 동일한 제2 입력 신호(B)가 입력되는 것을 특징으로 하는 논리 소자.

제13항에 있어서,각 전자 소자의 컨트롤 게이트에 인가되는 프로그램 전압의 극성 및 크기에 따라 상기 논리 소자는 16개의 논리연산을 수행하는 것을 특징으로 하는 논리 소자.

제14항에 있어서,상기 16개의 논리연산은 상기 제1 입력 신호(A) 및 상기 제2 입력 신호(B)에 대해 A, NOT A, B, NOT B, TRUE, FALSE, AND, OR, NOR, NAND, XOR, XNOR, IMP, NIMP, RIMP 및 RNIMP인 것을 특징으로 하는 논리 소자.

제13항에 있어서,상기 제5 전자 소자의 채널층은 프로그램 전압에 의해 n타입 반도체 특성을 가지도록 설정되는 것을 특징으로 하는 논리 소자.