프리-뉴런(pre-neuron) 회로 및 포스트-뉴런(post-neuron) 회로의 출력 신호들을 입력받고, 상기 프리-뉴런 회로 및 상기 포스트-뉴런 회로의 출력 신호들에 따라 가중치가 변화하는 시냅스 소자;상기 프리-뉴런 회로 및 상기 포스트-뉴런 회로의 출력 신호들에 따라 상기 시냅스 소자에 흐르는 전류에 의해 충전되는 커패시터를 포함하는 시냅틱 누적부; 및상기 커패시터의 충전 전압으로부터 출력 펄스를 생성하고, 상기 출력 펄스가 상기 포스트-뉴런 회로의 출력 신호로서 상기 시냅스 소자로 피드백되는 펄스 생성부;를 포함하고,상기 펄스 생성부는,상기 커패시터의 충전 전압에 따라 출력 펄스를 생성하는 펄스 생성 회로; 및상기 커패시터와 상기 펄스 생성 회로 사이에 연결되고, 상기 커패시터의 충전 전압 중 문턱 전압을 초과하는 과잉 신호를 상기 펄스 생성부의 발화 후에 유지하는 과잉신호 유지부를 포함하는 뉴런 회로.

제1항에 있어서,상기 과잉신호 유지부는 상기 펄스 생성부의 발화 시에 상기 커패시터의 충전 전압에서 상기 문턱 전압 만큼 감소되게 하는 뉴런 회로.

제1항에 있어서,상기 과잉신호 유지부는, 상기 커패시터의 충전 전압을 입력받는 제1 인버터 회로와, 상기 제1 인버터 회로의 출력 신호를 입력받는 제2 인버터 회로를 포함하고, 상기 커패시터의 충전 전압을 복사하여 상기 제2 인버터 회로의 출력단에 저장하도록 구성되는 뉴런 회로.

제3항에 있어서,상기 과잉신호 유지부는, 상기 제2 인버터 회로의 출력단과 접지 사이에 연결되는 커패시터 소자를 더 포함하는 뉴런 회로.

제3항에 있어서,상기 펄스 생성 회로는,상기 제2 인버터 회로의 출력단에 복사된 상기 커패시터의 충전 전압이 게이트로 입력되는 제1 트랜지스터;상기 제2 인버터 회로의 출력단에 복사된 상기 커패시터의 충전 전압을 반전시켜 출력하는 제1 인버터;상기 제1 인버터의 출력 신호를 반전시켜 상기 제1 트랜지스터의 드레인 또는 소스로 출력하는 제2 인버터; 및상기 제2 인버터의 출력 신호가 게이트로 입력되고 상기 제2 인버터의 출력 신호에 따라 상기 제2 인버터 회로의 출력단을 방전시키는 제2 트랜지스터;를 포함하는 뉴런 회로.

제5항에 있어서,상기 펄스 생성 회로는, 상기 제2 인버터의 출력 펄스가 게이트로 입력되고, 드레인 및 소스 중 어느 하나가 상기 커패시터의 충전단에 연결되고, 다른 하나는 접지되는 제3 트랜지스터를 더 포함하는 뉴런 회로.

제1항에 있어서,상기 시냅스 소자는 흥분 시냅스 소자 및 억제 시냅스 소자를 포함하고,상기 흥분 시냅스 소자는 제1 트랜지스터 소자를 포함하고,상기 억제 시냅스 소자는 제2 트랜지스터 소자를 포함하고,상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 제1 게이트에 상기 프리-뉴런 회로의 출력 신호가 입력되고,상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 제2 게이트에 상기 포스트-뉴런 회로의 출력 신호가 입력되는 뉴런 회로.

제7항에 있어서,상기 시냅틱 누적부는 상기 시냅스 소자와 상기 커패시터 사이에 연결되는 커런트 미러를 더 포함하고,상기 커런트 미러는,상기 프리-뉴런 회로 및 상기 포스트-뉴런 회로의 출력 신호들에 따라 상기 흥분 시냅스 소자 또는 상기 억제 시냅스 소자에 전류가 일정하게 흐르도록 상기 흥분 시냅스 소자 및 상기 억제 시냅스 소자에 연결되고, 상기 흥분 시냅스 소자 및 상기 억제 시냅스 소자 간의 차분 전류를 상기 커패시터로 출력하며,상기 커패시터는, 상기 커런트 미러에 의해 상기 흥분 시냅스 소자 및 상기 억제 시냅스 소자에 흐르는 전류로부터 고립되고, 상기 차분 전류에 의해 충전되는 뉴런 회로.