시냅스 어레이를 포함하는 아날로그 뉴로모픽 시스템에서, 상기 시냅스 어레이를 센싱하는 회로 시스템에 있어서, 상기 시냅스 어레이의 동작을 위한 신호가 상기 시냅스 어레이로 인가됨에 따라 상기 시냅스 어레이의 칼럼별로 시냅스 소자의 출력 전류를 센싱하는 센싱 파트 회로부;상기 칼럼별 시냅스 소자의 출력 전류를 기초로 오류를 감지하여 동작 시작 기준을 결정하는 오류 감지 회로부; 및상기 동작 시작 기준에 따라 상기 시냅스 소자의 전류를 적분하여 전압값으로 변환하고 디지털값으로 변환하여 출력하는 아날로그 디지털 변환 회로부를 포함하는 회로 시스템.

제1 항에 있어서, 상기 시냅스 소자의 출력단과 연결되는 M0 트랜지스터-상기 시냅스 소자는 최대 저항값으로 설정됨;상기 시냅스 소자의 출력 전류를 네거티브 피드백하는 비교기-상기 비교기의 출력은 제어 전압(VGG)으로 상기 M0 트랜지스터의 게이트 노드로 인가되고, 상기 비교기의 (+) 입력단자는 기준 전압(VREFS)이 인가됨; 및상기 기준 전압(VREFS)이 소스 노드로 인가되고, 게이트 노드에 동작 기준 전압(VGR)이 인가되는 MG 트랜지스터를 포함하되,상기 M0 트랜지스터의 드레인 노드와 MG 트랜지스터의 드레인 노드는 제1 및 제2 전류 미러 트랜지스터의 드레인 노드와 연결되되, 상기 제1 및 제2 전류 미러 트랜지스터의 게이트 노드는 서로 연결되어 상기 동작 기준 전압(VGR)은 상기 최대 저항값을 기준으로 형성되는 것을 특징으로 하는 회로 시스템.

제2 항에 있어서,상기 오류 감지 회로부는, 상기 시냅스 소자의 출력 전압(VS), 상기 시냅스 소자의 출력 전류 조절에 이용되는 기준 전압(VREFS), 제어 전압(VGG) 및 상기 동작 기준 전압(VGR)을 입력 받아 오류를 감지하는 비교 회로부;상기 비교 회로부의 후단에 위치되며, 상기 출력 전압(VS)과 상기 기준 전압(VREFS)의 비교 결과와 제어 전압(VGG)과 상기 동작 기준 전압(VGR)의 비교 결과를 R과 S 입력으로 각각 입력받는 RS 래치 회로부; 및상기 RS 래치 회로부 후단에 위치되며, 상기 RS 래치 회로부의 Q값 변화를 확인하여 가장 긴 오류 펄스를 감지하여 동작 시작 기준을 결정하는 LPD(Long Pulse Detector) 회로부를 포함하는 회로 시스템.

제1 항에 있어서, 기준 전류에 따라 출력 비트의 해상도를 제어하는 바이어스 제어 회로부를 더 포함하되,상기 아날로그 디지털 변환 회로부는 상기 출력 비트에 맞춰 상기 적분된 전압값을 디지털값으로 출력하는 것을 특징으로 하는 회로 시스템.

제1 항에 있어서, 상기 아날로그 디지털 변환 회로부는,슬로프(slope) 아날로그 디지털 변환기를 포함하는 것을 특징으로 하는 회로 시스템.