애노드(anode) 영역, 제1 채널 영역, 제2 채널 영역 및 캐소드(cathode) 영역을 포함하는 복수의 실리콘 다이오드 각각을 메모리셀로 포함하여 복수의 메모리셀로 구성되고,상기 복수의 메모리셀 각각은 상기 캐소드 영역의 단자가 다른 캐소드 영역의 단자와 병렬로 연결된 후 저항과 직렬 연결되고, 상기 애노드 영역의 단자를 통해 동작 전압을 인가 받으며,상기 복수의 메모리셀은 적어도 하나의 입력셀과 출력셀을 포함하고, 상기 인가되는 동작 전압 및 상기 적어도 하나의 입력셀과 상기 출력셀의 스테이트(state)에 기반하여 IMP(implication) 연산을 적어도 한번 수행하며, 상기 적어도 한번 수행된 IMP 연산에 기반하여 상기 출력셀의 스테이트를 변경 또는 유지하여 논리 연산 기능 및 메모리 기능을 수행하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제1항에 있어서,상기 적어도 하나의 입력셀은 상기 동작 전압 중 설정 전압, 대기(hold) 전압 및 리드(read) 전압 중 어느 하나의 전압을 인가 받고, 상기 설정 전압이 양의 전압 인 경우에 스테이트가 하이 스테이트로 결정되어 턴온 되고, 상기 설정 전압이 음의 전압 인 경우에 스테이트가 로우 스테이트로 결정되어 턴오프되며, 상기 출력셀은 상기 동작 전압 중 설정 전압, 대기(hold) 전압 및 라이트(write) 전압 중 어느 하나의 전압을 인가 받고, 상기 설정 전압이 양의 전압 인 경우에 스테이트가 하이 스테이트로 결정되어 턴온 되고, 상기 설정 전압이 음의 전압 인 경우에 스테이트가 로우 스테이트로 결정되어 턴오프되며, 상기 라이트 전압에 기반하여 상기 스테이트가 유지되거나 변경되는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제2항에 있어서,상기 복수의 메모리셀은 상기 설정 전압이 상기 제1 채널 영역 및 상기 제2 채널 영역에서 양성 피드백 루프를 생성하기 위한 기준 전압 보다 큰 전압에 해당하는 상기 양의 전압 인 경우에 상기 제1 채널 영역 및 상기 제2 채널 영역 내 래치 업 현상에 기반하여 턴온 되고, 상기 설정 전압이 상기 기준 전압보다 작은 전압에 해당하는 상기 음의 전압 인 경우에 상기 제1 채널 영역 및 상기 제2 채널 영역 내 래치 다운 현상에 기반하여 턴오프되는 것을 특징으로 하는 실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제2항에 있어서,상기 적어도 하나의 입력셀 중 어느 하나의 입력셀과 상기 출력셀을 포함하고,상기 어느 하나의 입력셀이 로우 스테이트이고, 상기 출력셀이 로우 스테이트 또는 하이 스테이트인 경우에, 상기 어느 하나의 입력셀이 턴오프 됨에 따라 상기 직렬로 연결된 저항보다 큰 저항 값을 가지고, 상기 큰 저항 값에 기반하여 상기 저항에는 상기 입력셀로 인가되는 상기 리드 전압이 걸리지 않아 상기 출력셀로 인가되는 상기 라이트 전압에 기반하여 상기 출력셀이 로우 스테이트에서 하이 스테이트로 변경되거나 하이 스테이트를 유지하는 상기 IMP 연산을 수행하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제2항에 있어서,상기 적어도 하나의 입력셀 중 어느 하나의 입력셀과 상기 출력셀을 포함하고,상기 어느 하나의 입력셀이 하이 스테이트이고, 상기 출력셀이 로우 스테이트 또는 하이 스테이트인 경우에, 상기 어느 하나의 입력셀이 턴온 됨에 따라 상기 직렬로 연결된 저항보다 작은 저항 값을 가지고, 상기 작은 저항 값에 기반하여 상기 저항에는 상기 입력셀로 인가되는 상기 리드 전압이 걸리면서 상기 출력셀로 인가되는 상기 라이트 전압과 상기 리드 전압이 상쇄됨에 따라 상기 출력셀이 이전 로우 스테이트 또는 이전 하이 스테이트를 유지하는 상기 IMP 연산을 수행하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제2항에 있어서,상기 적어도 하나의 입력셀 중 어느 하나의 입력셀과 상기 출력셀을 포함하고,상기 출력셀은 상기 설정 전압을 음의 전압으로 인가 받아 로우 스테이트로 리셋되며,상기 어느 하나의 입력셀이 로우 스테이트이고, 상기 출력셀이 로우 스테이트인 경우에, 상기 어느 하나의 입력셀이 턴오프 됨에 따라 상기 직렬로 연결된 저항보다 큰 저항 값을 가지고, 상기 큰 저항 값에 기반하여 상기 저항에는 상기 입력셀로 인가되는 상기 리드 전압이 걸리지 않아 상기 출력셀로 인가되는 상기 라이트 전압에 기반하여 상기 출력셀이 로우 스테이트에서 하이 스테이트로 변경되는 상기 IMP 연산을 수행하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제6항에 있어서,상기 어느 하나의 입력셀이 하이 스테이트이고, 상기 출력셀이 로우 스테이트인 경우에, 상기 어느 하나의 입력셀이 턴온 됨에 따라 상기 직렬로 연결된 저항보다 작은 저항 값을 가지고, 상기 작은 저항 값에 기반하여 상기 저항에는 상기 입력셀로 인가되는 상기 리드 전압이 걸리면서 상기 출력셀로 인가되는 상기 라이트 전압과 상기 리드 전압이 상쇄됨에 따라 상기 출력셀이 이전 로우 스테이트를 유지하는 IMP 연산을 수행하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제2항에 있어서,상기 적어도 하나의 입력셀 중 두개의 입력셀과 상기 출력셀을 포함하고,상기 출력셀은 상기 설정 전압을 음의 전압으로 인가 받아 로우 스테이트로 리셋되며,상기 두개의 입력셀 중 어느 하나의 입력셀과 상기 출력셀 간의 제1 IMP 연산을 수행하고,상기 두개의 입력셀 중 다른 하나의 입력셀과 상기 출력셀 간의 제2 IMP 연산을 수행하며, 상기 제1 IMP 연산 및 상기 제2 IMP 연산에 기반하여 상기 어느 하나의 입력셀과 상기 다른 하나의 입력셀 간의 NAND 연산 결과 값을 상기 출력셀에 저장하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제2항에 있어서,상기 적어도 하나의 입력셀 중 두개의 입력셀과 상기 출력셀을 포함하고,상기 출력셀은 상기 설정 전압을 음의 전압으로 인가 받아 로우 스테이트로 리셋되며,상기 두개의 입력셀에 상기 리드 전압을 인가하고, 상기 두개의 입력셀에서의 스테이트의 OR 연산 결과와 상기 출력셀 간의 IMP 연산을 수행하고,상기 IMP 연산에 기반하여 어느 하나의 입력셀과 다른 하나의 입력셀 간의 NOR 연산 결과 값을 상기 출력셀에 저장하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제2항에 있어서,상기 적어도 하나의 입력셀 중 제1 내지 제4 입력셀과 상기 출력셀을 포함하고,상기 제1 내지 제4 입력셀 중 제3 및 제4 입력셀과 상기 출력셀은 상기 설정 전압을 음의 전압으로 인가 받아 로우 스테이트로 리셋되며, 상기 제1 입력셀과 상기 제3 입력셀 간의 IMP 연산을 수행하여 제1 연산 결과를 상기 제3 입력셀의 스테이트로 저장하고,상기 제2 입력셀과 상기 제4 입력셀 간의 IMP 연산을 수행하여 제2 연산 결과를 상기 제4 입력셀의 스테이트로 저장하며,상기 제1 입력셀과 상기 제2 연산 결과의 OR 연산 결과와 상기 출력셀 간의 IMP 연산을 수행하여 제3 연산 결과를 상기 출력 셀의 스테이트로 저장하고,상기 제2 입력셀과 상기 제1 연산 결과의 OR 연산 결과와 상기 출력셀 간의 IMP 연산을 수행하여 제4 연산 결과를 상기 출력 셀의 스테이트로 저장하는 것을 특징으로 하는 실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제1항에 있어서,상기 애노드 영역 및 상기 제2 채널 영역은 p 도핑 상태이고,상기 캐소드 영역 및 상기 제1 채널 영역은 n 도핑 상태인 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.

제1항에 있어서,상기 복수의 메모리셀 각각은 상기 제1 채널 영역 상에 정전(electrostatic) 도핑 전극이 증착 형성된 경우 상기 정전 도핑 전극을 접지하여 상기 정전 도핑 전극의 일함수만큼 상기 제1 채널 영역을 전기적으로 도핑하거나 상기 정전 도핑 전극에 전압을 인가하여 가해지는 전계를 통해 상기 제1 채널 영역을 전기적으로 도핑하는 것을 특징으로 하는실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리.