RnDcircle

번호	청구항
1	쓰기용으로 사용되고 직렬로 연결된 제1 및 제2 트랜지스터들과 읽기용으로 사용되는 제3 트랜지스터를 수직으로 형성한 수직형 트랜지스터 그룹부; 및상기 제3 트랜지스터의 게이트에 통합되어 형성되고 상기 제2 트랜지스터의 일 단자와 연결되는 저장노드를 포함하는 것을 특징으로 하는 수직형 시냅스 소자.
2	제1 항에 있어서, 상기 제1 트랜지스터(N1)의 일단자 및 타단자는 각각 상기 제2 트랜지스터(N2) 및 비트라인(BL)과 연결되고, 상기 제1 트랜지스터(N1)의 게이트는 쓰기용 메탈 라인(Updaterow)과 되는 것을 특징으로 하는 수직형 시냅스 소자.
3	제1 항에 있어서, 상기 제2 트랜지스터(N2)의 게이트는 쓰기용 메탈 라인(Updatecol)과 연결되는 것을 특징으로 하는 수직형 시냅스 소자.
4	제1 항에 있어서, 상기 제3 트랜지스터(N3)의 일단자 및 타단자는 각각 읽기용 메탈 라인(Readrow, Readcol)에 연결되는 것을 특징으로 하는 수직형 시냅스 소자.
5	제2 항에 있어서, 상기 수직형 시냅스 소자는 상기 비트라인을 통해 전압이 인가되면 상기 제3 트랜지스터의 게이트 산화막에 전하의 충전 및 방전이 일어나고, 채널 전류의 변화를 통해 메모리 상태를 읽어내는 방식으로 구동하는 것을 특징으로 하는 수직형 시냅스 소자.
6	제1 항에 있어서, 상기 수직형 트랜지스터 그룹부는상기 제1 및 제2 트랜지스터로 구성된 하부 구조물과 상기 제3 트랜지스터로 구성된 상부 구조물을 포함하며, 상기 하부 구조물과 상기 구조물은 콘택 플러그 형태의 저장 노드를 통해 수직으로 연결된 것을 특징으로 하는 수직형 시냅스 소자.
7	제6 항에 있어서, 상기 하부 구조물은다수의 메탈 라인이 서로 다른 층에서 교차되어 배치되며, 상기 메탈 라인들 사이에 절연층이 구비된 적층 구조; 및상기 메탈 라인이 교차되는 부분의 상기 적층 구조를 관통하는 수직한 기둥 형태의 채널 영역과 상기 채널 영역 외측면에 스페이스 형태로 형성된 게이트 유전막으로 구성된 상기 제1 트랜지스터 및 제2 트랜지스터를 포함하는 것을 특징으로 하는 수직형 시냅스 소자.
8	제6 항에 있어서, 상기 상부 구조물은다수의 메탈 라인이 서로 다른 층에서 교차되어 배치되며, 상기 메탈 라인들 사이에 절연층이 구비된 적층 구조; 및상기 메탈 라인이 교차되는 부분의 상기 적층 구조를 관통하는 수직한 기둥 형태의 게이트와 상기 게이트 외측면에 형성된 게이트 유전막 및 채널 물질층으로 구성된 상기 제3 트랜지스터를 포함하는 것을 특징으로 하는 수직형 시냅스 소자.
9	다수의 쓰기용 메탈 라인 및 절연층이 교번으로 반복 적층된 하부 적층 구조를 형성하는 단계;상기 하부 적층 구조를 관통하는 수직한 기둥 형태의 채널 영역을 형성하여 제1 트랜지스터 및 제2 트랜지스터 구조를 형성하는 단계;상기 채널 영역 상부와 접촉하는 콘택 플러그를 형성하는 단계;상기 콘택 플러그를 포함하는 상기 하부 적층 구조 상부에 다수의 읽기용 메탈 라인 및 절연층이 교번으로 반복 적층된 상부 적층 구조를 형성하는 단계; 및상기 상부 적층 구조를 관통하는 수직한 기둥 형태의 게이트 영역을 형성하여 제3 트랜지스터 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 수직형 시냅스 소자의 제조 방법.
10	제9 항에 있어서, 상기 하부 적층 구조를 관통하는 수직한 기둥 형태의 채널 영역을 형성하는 단계는상기 하부 적층 구조를 관통하는 관통 홀을 형성하는 단계;상기 관통 홀 측벽에 스페이스 형태의 게이트 유전막을 증착하는 단계;상기 게이트 유전막이 증착된 관통 홀 내부면에 채널 물질을 증착하는 단계;상기 관통 홀 내에 산화막을 매립하고, 매립된 산화막 상부에 채널 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 수직형 시냅스 소자의 제조 방법.
11	제9 항에 있어서, 상기 상부 적층 구조를 관통하는 수직한 기둥 형태의 게이트 영역을 형성하는 단계는상기 상부 적층 구조를 관통하며, 상기 콘택 플러그를 노출시키는 관통 홀을 형성하는 단계;상기 관통 홀 내측면에 채널 물질 및 게이트 유전막을 증착하는 단계;상기 관통 홀 내에 게이트 도전 물질을 매립하는 단계를 포함하는 것을 특징으로 하는 수직형 시냅스 소자의 제조 방법.