클로라이드계 화합물 및 요오드계 화합물을 포함하는 주석계 페로브스카이트를 포함하는 반도체층, 그를 포함하는 박막 트랜지스터 및 그의 제조방법
SEMICONDUCTOR LAYER COMPRISING Sn BASED PEROVSKITE COMPRISING CHLORIDE TYPE COMPOUND AND IODIDE TYPE COMPOUND, THIN FILM TRANSISTOR COMPRISING SAME AND METHOD OF MANUFACTURING SAME
특허 요약
클로라이드계 화합물 및 요오드계 화합물을 포함하는 주석계 페로브스카이트를 포함하는 반도체층, 그를 포함하는 박막 트랜지스터 및 그의 제조방법이 개시된다. 반도체층은 페로브스카이트 복합체를 포함하는 반도체층이고, 상기 페로브스카이트 복합체는 주석(Sn)계 페로브스카이트; 및 제1 첨가제 및 제2 첨가제로 이루어진 군으로부터 선택된 1종 이상을 포함하는 첨가제;를 포함하고, 상기 제1 첨가제는 클로라이드계 화합물(chloride) 및 아세테이트계 화합물(acetate)로 이루어진 군으로부터 선택된 1종 이상을 포함하고, 상기 제2 첨가제는 요오드계 화합물(iodide)을 포함하는 것으로, 납을 포함하지 않는 친환경적인 소재로써 산업화가 용이하고, 전하이동도가 높은 트랜지스터를 제공하는 효과가 있다.
청구항
번호청구항
1

페로브스카이트 복합체를 포함하는 반도체층이고,상기 페로브스카이트 복합체는주석(Sn)계 페로브스카이트; 및제1 첨가제 및 제2 첨가제를 포함하는 첨가제;를 포함하고,상기 제1 첨가제는 클로라이드계 화합물(chloride)을 포함하고,상기 제2 첨가제는 요오드계 화합물(iodide)을 포함하고,상기 클로라이드계 화합물이 PbCl2, SnCl2, CsCl, FACl(formamidinium chloride), MACl(methylammonium chloride) 및 PEACl(phenylethylammonium chloride)로 이루어진 군으로부터 선택된 1종 이상을 포함하고,상기 요오드계 화합물이 RbI, KI, NaI 및 LiI로 이루어진 군으로부터 선택된 1종 이상을 포함하는 것인, 반도체층.

2

제1항에 있어서,상기 주석계 페로브스카이트가 결정립(grain) 및 이웃하는 결정립 사이에 형성된 결정립 경계(grain boundary)를 포함하고,상기 제1 첨가제 및 제2 첨가제로 이루어진 군으로부터 선택된 1종 이상이 상기 결정립 경계에 위치하는 것을 특징으로 하는 반도체층.

3

제1항에 있어서,상기 제1 첨가제 및 제2 첨가제로 이루어진 군으로부터 선택된 1종 이상이 상기 주석계 페로브스카이트에 도핑되는 것을 특징으로 하는 반도체층.

4

제1항에 있어서,상기 페로브스카이트 복합체가 주석계 페로브스카이트의 주석 100 mol을 기준으로 상기 첨가제를 0.1 내지 50 mol을 포함하는 것을 특징으로 하는 반도체층.

5

삭제

6

삭제

7

삭제

8

제1항에 있어서,상기 제1 첨가제(a)와 상기 제2 첨가제(b)의 몰비(ma:mb, mol:mol)가 10:90 내지 90:10인 것을 특징으로 하는 반도체층.

9

제1항에 있어서,상기 주석계 페로브스카이트가 아래 구조식 1로 표시되는 것을 특징으로 하는 반도체층.[구조식 1]A(1-a)(B(1-b)Cb)aSn(X(1-c)Yc)3상기 구조식 1에서,A는 세슘(Cs)이고,B 및 C는 서로 다르고, 각각 독립적으로 메틸암모늄(MA) 또는 포름아미디늄(FA)이고,a는 0≤a≤1의 실수이고,b는 0≤b≤1의 실수이고,X 및 Y는 서로 다르고, 각각 독립적으로 불소(F), 염소(Cl), 브롬(Br) 또는 요오드(I)이고,c는 0≤c≤1의 실수이다.

10

제9항에 있어서,상기 주석계 페로브스카이트가 세슘틴트리아이오다이드(Cesium tin triiodide, CsSnI3), 메틸암모늄틴트리아이오다이드(Methylammonium tin triiodide, MASnI3), 포름아미디늄틴트리아이오다이드(Formamidinium tin triiodide, FASnI3) 및 세슘포름아미디늄틴트리아이오다이드(Cesium formamidinium tin triiodide, CsFASnI3)로 이루어진 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 하는 반도체층.

11

제1항에 있어서,상기 페로브스카이트 복합체는 트랜지스터, 태양전지, 발광 다이오드, 포토 다이오드 및 포토센서로 이루어진 군으로부터 선택된 1종 이상의 반도체층에 사용하기 위한 것인 반도체층.

12

제1항에 있어서,상기 반도체층의 두께가 1 내지 100 nm인 것을 특징으로 하는 반도체층.

13

게이트 전극(100);상기 게이트 전극 상에 위치하는 절연층(200);상기 절연층 상에 위치하고, 페로브스카이트 복합체를 포함하는 반도체층(300); 및상기 반도체층 상에 서로 이격되어 위치하는 소스 전극(400) 및 드레인 전극(500);을 포함하고,상기 페로브스카이트 복합체는주석(Sn)계 페로브스카이트; 및제1 첨가제 및 제2 첨가제를 포함하는 첨가제;를 포함하고,상기 제1 첨가제는 클로라이드계 화합물(chloride)을 포함하고,상기 제2 첨가제는 요오드계 화합물(iodide)을 포함하고,상기 클로라이드계 화합물이 PbCl2, SnCl2, CsCl, FACl(formamidinium chloride), MACl(methylammonium chloride) 및 PEACl(phenylethylammonium chloride)로 이루어진 군으로부터 선택된 1종 이상을 포함하고,상기 요오드계 화합물이 RbI, KI, NaI 및 LiI로 이루어진 군으로부터 선택된 1종 이상을 포함하는 것인, 페로브스카이트 박막 트랜지스터.

14

(a) 제1 첨가제 및 제2 첨가제를 포함하는 첨가제 및 주석계 페로브스카이트 전구체를 제공하는 단계;(b) 상기 제1 첨가제 및 제2 첨가제를 포함하는 첨가제 및 상기 주석계 페로브스카이트 전구체를 기재 상에 코팅하는 단계; 및(c) 단계(b)의 결과물을 열처리하여 페로브스카이트 복합체를 포함하는 반도체층을 제조하는 단계;를 포함하고,상기 페로브스카이트 복합체는주석(Sn)계 페로브스카이트; 및제1 첨가제 및 제2 첨가제를 포함하는 첨가제;를 포함하고,상기 제1 첨가제는 클로라이드계 화합물(chloride)을 포함하고,상기 제2 첨가제는 요오드계 화합물(iodide)을 포함하고,상기 클로라이드계 화합물이 PbCl2, SnCl2, CsCl, FACl(formamidinium chloride), MACl(methylammonium chloride) 및 PEACl(phenylethylammonium chloride)로 이루어진 군으로부터 선택된 1종 이상을 포함하고,상기 요오드계 화합물이 RbI, KI, NaI 및 LiI로 이루어진 군으로부터 선택된 1종 이상을 포함하는 것인, 반도체층의 제조방법.

15

제14항에 있어서,상기 페로브스카이트 복합체가 주석계 페로브스카이트의 주석 100 mol을 기준으로 상기 첨가제를 0.1 내지 50 mol을 포함하는 것을 특징으로 하는 반도체층의 제조방법.

16

제14항에 있어서,상기 단계(c)의 열처리가 상온 내지 330 ℃에서 수행되는 것을 특징으로 하는 반도체층의 제조방법.

17

제14항에 있어서,상기 단계(b)가 열증착(Thermal Evaporation), 화학 증착(CVD), 원자층 증착(ADL), 스퍼터링, 스핀 코팅, 바코팅, 슬롯코팅, 딥코팅, 스프레이 코팅, 그라비어(Gravure) 잉크젯 코팅, 디스펜싱 코팅, 플렉소그라피, 스크린 및 이들의 조합으로 이루어진 군으로부터 선택된 1종 이상에 의해 수행되는 것을 특징으로 하는 반도체층의 제조방법.

18

제14항에 있어서,상기 단계(b)가 열증착에 의해 수행되는 것을 특징으로 하는 반도체층의 제조방법.

19

제14항에 있어서,상기 단계(b)가(b-1) 상기 주석계 페로브스카이트 전구체를 기재 상에 코팅하는 단계; 및(b-2) 상기 제1 첨가제를 상기 기재 상에 코팅하는 단계;를 포함하고,상기 단계(b-1) 및 (b-2)가 동시에 수행되거나 또는 따로 수행되는 것을 특징으로 하는 반도체층의 제조방법.

20

제19항에 있어서,상기 단계(b)가(b-3) 상기 제2 첨가제를 상기 기재 상에 코팅하는 단계;를 추가로 포함하고,상기 단계(b-1), (b-2) 및 (b-3)이 동시에 수행되거나 또는 따로 수행되는 것을 특징으로 하는 반도체층의 제조방법.