제1 항에 있어서, 상기 제어부에서 결정하는 최종 가중치는 아래의 수학식 1과 같이 산출하는 것을 특징으로 하는 뉴로모픽 반도체 소자.[수학식 1]여기에서, W는 최종 가중치이고, WA는 제1 시냅스 소자의 제1 가중치이며, WC는 제2 시냅스 소자의 제2 가중치이다.

제1 항에 있어서, 상기 제어부는 각 입력 값에 대한 출력 값과 이상 값과 실제 값의 오차를 출력층의 반대편으로 전파시키는 역전파법의 동작에 의거하여 출력 값과 실제 예측하고자 하는 값을 비교하여 현재의 입력 값과 저장된 가중치로 오차 값을 계산하며, 이는 가중치의 변경을 의미하는 것을 특징으로 하는 뉴로모픽 반도체 소자.

제1 가중치를 가지는 제1 시냅스 소자를 포함하는 제1 시냅스 어레이;강화 또는 약화 연산에 대하여 대칭적으로 제2 가중치를 조절하도록 구성되는 제2 시냅스 소자를 포함하는 제2 시냅스 어레이; 및 상기 제1 시냅스 소자 및 제2 시냅스 소자들을 통해 단일 시냅스를 구성하고, 읽기 과정에서 상기 제1 가중치 및 제2 가중치들을 함께 액세스하여 상기 제1 가중치 및 상기 제2 가중치의 값을 특정 비율로 합하여 최종 가중치를 결정하는 제어부를 포함하는 뉴로모픽 반도체 소자.

제1 항에 있어서,상기 제1 시냅스 어레이 및 제2 시냅스 어레이는 ReRAM(Resistive RAM), PCM(Phase Change Memory), FeRAM(Ferroelectric RAM) 및 ECRAM(Electrochemical RAM) 중 선택된 어느 하나를 시냅스 소자로 구성하는 것을 특징으로 하는 뉴로모픽 반도체 소자.

제1 항에 있어서,상기 제1 시냅스 어레이 및 상기 제2 시냅스 어레이는 서로 다른 업데이트 비대칭성을 갖는 시냅스 소자를 사용하는 것을 특징으로 하는 뉴로모픽 반도체 소자.

제1 항에 있어서,상기 제1 시냅스 어레이 및 제2 시냅스 어레이는 서로 다른 시냅스 소자를 사용하되, 상기 제2 시냅스 소자는 상기 제1 시냅스 소자에 비해 상대적으로 업데이트 비대칭성이 작은 시냅스 소자를 사용하여 뉴럴 네트워크를 구성하는 것을 특징으로 하는 뉴로모픽 반도체 소자.

제1 항에 있어서,상기 제1 시냅스 어레이 및 제2 시냅스 어레이는 동일한 시냅스 소자를 사용하되, 상기 제2 시냅스 소자는 상기 제1 시냅스 소자에 비해 상대적으로 업데이트 비대칭성이 작게 조절하여 뉴럴 네트워크를 구성하는 것을 특징으로 하는 뉴로모픽 반도체 소자.

제1 항에 있어서, 상기 제어부는 견고성 점수를 통해 학습률 공간에서의 상기 제1 시냅스 소자 및 상기 제2 시냅스 소자의 업데이트 비대칭적 특성의 최적 조합을 산출하며, 상기 견고성 점수(RS(m))는 아래의 [수학식 2]와 같은 것을 특징으로 하는 뉴로모픽 반도체 소자.[수학식 2]여기서, m은 뉴럴 네트워크 모델이고, Meas는 주어진 데이터 세트에 대한 트레이닝 후 뉴럴 네트워크 모델의 정확도 또는 손실과 같은 측정 값이다.

제1 가중치를 가지는 제1 시냅스 소자를 포함하는 제1 시냅스 어레이와 강화 또는 약화 연산에 대하여 대칭적으로 제2 가중치를 조절하도록 구성되며, 상기 제1 시냅스 소자와 서로 다른 업데이트 비대칭성을 갖는 제2 시냅스 소자를 포함하는 제2 시냅스 어레이를 포함하는 뉴로모픽 반도체 소자의 동작에 있어서,상기 제1 가중치 및 상기 제2 가중치의 값을 특정 비율로 합하여 뉴럴 네트워크의 가중치로 저장하는 단계;상기 가중치로부터 오차 역전파법을 통한 업데이트 양을 계산하는 단계;상기 제1 시냅스 어레이에 가중치 업데이트를 수행하는 단계; 및 상기 제1 시냅스 어레이의 제1 시냅스 소자에 입력된 가중치 값을 동일 위치의 제2 시냅스 어레이의 제2 시냅스 소자에 업데이트하는 단계를 포함하는 것을 특징으로 하는 뉴로모픽 반도체 소자의 동작 방법.

제9 항에 있어서,상기 제1 시냅스 어레이 및 제2 시냅스 어레이는 ReRAM(Resistive RAM), PCM(Phase Change Memory), FeRAM(Ferroelectric RAM) 및 ECRAM(Electrochemical RAM) 중 선택된 어느 하나를 시냅스 소자로 구성되는 것을 특징으로 하는 뉴로모픽 반도체 소자의 동작 방법.

제9 항에 있어서,상기 제1 시냅스 소자는 상기 제2 시냅스 소자에 비해 상대적으로 업데이트 비대칭성이 크고, 상기 제2 시냅스 소자는 상기 제1 시냅스 소자에 비해 상대적으로 업데이트 비대칭성이 작은 것을 특징으로 하는 뉴로모픽 반도체 소자의 동작 방법.

제9 항에 있어서,상기 뉴럴 네트워크의 가중치는 상기 제1 시냅스 어레이의 제1 시냅스 소자에 저장된 가중치(WA)와 상기 제1 시냅스 어레이의 제1 시냅스 소자와 동일 위치의 상기 제2 시냅스 어레이의 제2 시냅스 소자에 저장된 가중치(WC)의 선형 결합된 값을 사용하는 것을 특징으로 하는 뉴로모픽 반도체 소자의 동작 방법.

제9 항에 있어서,상기 제1 시냅스 어레이(A)에 저장된 가중치를 특정 주기마다 읽어내어 상기 제1 시냅스 어레이의 제1 시냅스 소자에 입력된 가중치 값을 동일 위치의 제2 시냅스 어레이의 제2 시냅스 소자에 업데이트 하는 것을 특징으로 하는 뉴로모픽 반도체 소자의 동작 방법.