제13항에 있어서, 상기 비트라인 경로 회로는 초기화 구간 동안, 라이트 인에이블 신호에 따라 상기 비트라인쌍으로 상기 접지 전압을 인가하는 비트라인 초기화 회로를 더 포함하고, 상기 소스라인 경로 회로는 초기화 구간 동안, 반전 라이트 인에이블 신호에 따라 상기 소스라인쌍으로 상기 전원 전압을 인가하는 소스라인 초기화 회로를 더 포함하는 PUF 장치.

삭제

비트라인쌍과 소스라인쌍을 통해 저항성 메모리 소자를 기반으로 구성되고 동일한 데이터가 저장된 2개의 메모리 셀로 흐르는 전류에 따른 전압차를 감지 및 증폭하여 획득된 감지 신호쌍을 인가받고, 상기 감지 신호쌍의 전압 레벨에 따라 상기 비트라인쌍 중 하나의 비트라인으로 전원 전압을 인가하는 비트라인 경로 회로; 및 상기 감지 신호쌍의 전압 레벨에 따라 상기 소스라인쌍 중 하나의 소스라인으로 접지 전압을 인가하는 소스라인 경로 회로를 포함하되, 상기 비트라인 경로 회로는 상기 전원 전압과 상기 비트라인쌍 중 제1 비트라인 사이에 연결되고, 반전 라이트백 인에이블 신호에 따라 활성화되어 상기 감지 신호쌍 중 반전 감지 신호에 따라 상기 전원 전압을 상기 제1 비트라인으로 인가하는 제1 스택 회로와 상기 전원 전압과 상기 비트라인쌍 중 제2 비트라인 사이에 연결되고, 상기 반전 라이트백 인에이블 신호에 따라 활성화되어 상기 감지 신호쌍 중 감지 신호에 따라 상기 전원 전압을 상기 제2 비트라인으로 인가하는 제2 스택 회로를 포함하는 PUF 장치를 위한 라이트백 회로.

삭제

제1항에 있어서, 상기 제1 스택 회로는 상기 전원 전압과 상기 제1 비트라인 사이에 직렬로 연결되고 각각 반전 라이트백 인에이블 신호와 상기 반전 감지 신호를 게이트로 인가받는 2개의 PMOS 트랜지스터를 포함하고, 상기 제2 스택 회로는 상기 전원 전압과 상기 제2 비트라인 사이에 직렬로 연결되고 각각 반전 라이트백 인에이블 신호와 상기 감지 신호를 게이트로 인가받는 2개의 PMOS 트랜지스터를 포함하는 PUF 장치를 위한 라이트백 회로.

제1항에 있어서, 상기 소스라인 경로 회로는 상기 소스라인쌍 중 제1 소스라인과 공통 노드 사이에 연결되고 게이트로 상기 감지 신호쌍 중 감지 신호가 인가되는 제1 NMOS 트랜지스터와, 상기 소스라인쌍 중 제2 소스라인과 상기 공통 노드 사이에 연결되고, 게이트로 상기 감지 신호쌍 중 반전 감지 신호가 인가되는 제2 NMOS 트랜지스터, 및 상기 공통 노드와 상기 접지 전압 사이에 연결되고, 리드 종료 신호가 게이트로 인가되는 제3 NMOS 트랜지스터를 포함하는 PUF 장치를 위한 라이트백 회로.

제1항에 있어서, 상기 라이트백 회로는 감지 증폭 회로에서 감지 신호쌍이 획득되는 리드 구간 동안 비활성화되고, 상기 리드 구간 이후 라이트백 구간에 활성화되는 리드 종료 신호에 따라, 상기 라이트백 구간에 상기 감지 신호쌍을 상기 비트라인 경로 회로와 상기 소스라인 경로 회로 각각으로 인가하는 2개의 스위치를 더 포함하는 PUF 장치를 위한 라이트백 회로.

제1항에 있어서, 상기 라이트백 회로는 상기 감지 신호쌍의 전압 레벨에 따라 상기 비트라인 경로 회로와 상기 소스라인 경로 회로가 선택한 비트라인과 소스라인에 의해 2개의 메모리 셀 중 선택된 메모리 셀을 통해 전류가 흐르도록 하여 선택된 메모리 셀의 상태를 변환시키는 PUF 장치를 위한 라이트백 회로.

제1항에 있어서, 상기 라이트백 회로는 상기 감지 신호쌍의 전압 레벨에 따라 선택되는 비트라인의 전압 변화를 감지하여, 선택된 메모리 셀의 상태의 변환 여부를 확인하고, 선택된 메모리 셀의 상태가 변환되면, 상기 비트라인 경로 회로를 비활성화하기 위한 반전 라이트백 종료 신호를 출력하는 라이트백 종료 회로를 더 포함하는 PUF 장치를 위한 라이트백 회로.

제7항에 있어서, 상기 라이트백 종료 회로는 상기 비트라인쌍과 상기 접지 전압 사이에 연결되어 감지 신호쌍에 따라 상기 비트라인쌍 중 하나를 접지 전압 레벨로 풀다운하는 풀 다운 회로와, 상기 비트라인쌍 각각과 제1 및 제2 감지 노드 사이에 연결되어, 상기 비트라인쌍의 전압 변화를 커플링으로 제1 및 제2 감지 노드로 전달하는 제1 및 제2 캐패시터, 상기 제1 및 제2 감지 노드의 전압 레벨 변화에 따라 감지 출력 노드에서 출력되는 상태 변화 신호의 전압 레벨을 조절하는 감지 회로, 상기 상태 변화 신호를 인가받아 반전하여 출력하는 슈미트 트리거 인버터를 포함하는 PUF 장치를 위한 라이트백 회로.

제8항에 있어서, 상기 라이트백 종료 회로는 트립 구간에서 활성화되는 트립 신호에 따라 상기 제1 및 제2 감지 노드와 상기 감지 출력 노드를 연결하여 상기 제1 및 제2 감지 노드와 상기 감지 출력 노드가 동일한 트립 전압을 갖도록 하는 2개의 트립 스위치, 상기 트립 구간 이후 감지 구간에서 활성화되는 전달 신호에 따라 상기 상태 변화 신호를 슈미트 트리거 인버터의 입력 노드로 전달하는 인버터 전달 스위치, 및 상기 트립 구간 이전 초기화 구간에 활성화되는 인버터 초기화 신호에 따라 상기 슈미트 트리거 인버터의 입력 노드의 전압 레벨을 상기 접지 전압 레벨로 풀다운시키는 적어도 하나의 초기화 NMOS 트랜지스터를 더 포함하는 PUF 장치를 위한 라이트백 회로.

제1항에 있어서, 상기 비트라인 경로 회로는 초기화 구간 동안, 라이트 인에이블 신호에 따라 상기 비트라인쌍으로 상기 접지 전압을 인가하는 비트라인 초기화 회로를 더 포함하는 PUF 장치를 위한 라이트백 회로.

제1항에 있어서, 상기 소스라인 경로 회로는 초기화 구간 동안, 반전 라이트 인에이블 신호에 따라 상기 소스라인쌍으로 상기 전원 전압을 인가하는 소스라인 초기화 회로를 더 포함하는 PUF 장치를 위한 라이트백 회로.

다수의 워드라인과 다수의 비트라인쌍 및 다수의 소스라인쌍에 의해 정의되고, 저항성 메모리 소자를 기반으로 구성되며 동일한 데이터가 저장된 2개의 메모리 셀을 각각 구비하는 다수의 PUF 셀을 포함하는 셀 어레이; 상기 다수의 워드라인 중 적어도 하나의 워드라인을 선택하여 활성화하는 워드라인 드라이버; 상기 다수의 비트라인쌍과 상기 다수의 소스라인쌍 적어도 하나의 비트라인쌍과 적어도 하나의 소스라인쌍을 선택하는 비트라인 선택기; 선택된 워드라인과 비트라인쌍 및 소스라인쌍에 의해 선택되는 PUF 셀의 2개의 메모리 셀의 저항차를 감지 및 증폭하여 감지 신호쌍을 출력하는 감지 회로; 및 상기 감지 신호쌍의 전압 레벨에 따라 상기 비트라인쌍 중 하나의 비트라인을 선택하고, 상기 소스라인쌍 중 하나의 소스라인을 선택하여 상기 PUF 셀의 2개의 메모리 셀 중 하나를 통한 전류 경로를 형성함으로써, 하나의 메모리 셀에 저장된 데이터를 전환하는 라이트백 회로를 포함하되, 상기 라이트백 회로는 상기 감지 신호쌍의 전압 레벨에 따라 선택되는 비트라인의 전압 변화를 감지하여, 선택된 메모리 셀의 상태의 변환 여부를 확인하고, 선택된 메모리 셀의 상태가 변환되면, 상기 비트라인 경로 회로를 비활성화하기 위한 반전 라이트백 종료 신호를 출력하는 라이트백 종료 회로를 더 포함하는 PUF 장치.

제12항에 있어서, 상기 라이트백 회로는 상기 감지 신호쌍의 전압 레벨에 따라 상기 비트라인쌍 중 하나의 비트라인으로 전원 전압을 인가하는 비트라인 경로 회로; 및 상기 감지 신호쌍의 전압 레벨에 따라 상기 소스라인쌍 중 하나의 소스라인으로 접지 전압을 인가하는 소스라인 경로 회로를 포함하는 PUF 장치.

제13항에 있어서, 상기 비트라인 경로 회로는 상기 전원 전압과 상기 비트라인쌍 중 제1 비트라인 사이에 연결되고, 반전 라이트백 인에이블 신호에 따라 활성화되어 상기 감지 신호쌍 중 반전 감지 신호에 따라 상기 전원 전압을 상기 제1 비트라인으로 인가하는 제1 스택 회로와 상기 전원 전압과 상기 비트라인쌍 중 제2 비트라인 사이에 연결되고, 상기 반전 라이트백 인에이블 신호에 따라 활성화되어 상기 감지 신호쌍 중 감지 신호에 따라 상기 전원 전압을 상기 제2 비트라인으로 인가하는 제2 스택 회로를 포함하는 PUF 장치.

제14항에 있어서, 상기 제1 스택 회로는 상기 전원 전압과 상기 제1 비트라인 사이에 직렬로 연결되고 각각 반전 라이트백 인에이블 신호와 상기 반전 감지 신호를 게이트로 인가받는 2개의 PMOS 트랜지스터를 포함하고, 상기 제2 스택 회로는 상기 전원 전압과 상기 제2 비트라인 사이에 직렬로 연결되고 각각 반전 라이트백 인에이블 신호와 상기 감지 신호를 게이트로 인가받는 2개의 PMOS 트랜지스터를 포함하는 PUF 장치.

제13항에 있어서, 상기 소스라인 경로 회로는 상기 소스라인쌍 중 제1 소스라인과 공통 노드 사이에 연결되고 게이트로 상기 감지 신호쌍 중 감지 신호가 인가되는 제1 NMOS 트랜지스터와, 상기 소스라인쌍 중 제2 소스라인과 상기 공통 노드 사이에 연결되고, 게이트로 상기 감지 신호쌍 중 반전 감지 신호가 인가되는 제2 NMOS 트랜지스터, 및 상기 공통 노드와 상기 접지 전압 사이에 연결되고, 리드 종료 신호가 게이트로 인가되는 제3 NMOS 트랜지스터를 포함하는 PUF 장치.

제13항에 있어서, 상기 라이트백 회로는 감지 증폭 회로에서 감지 신호쌍이 획득되는 리드 구간 동안 비활성화되고, 상기 리드 구간 이후 라이트백 구간에 활성화되는 리드 종료 신호에 따라, 상기 라이트백 구간에 상기 감지 신호쌍을 상기 비트라인 경로 회로와 상기 소스라인 경로 회로 각각으로 인가하는 2개의 스위치를 더 포함하는 PUF 장치.

제13항에 있어서, 상기 라이트백 회로는 상기 감지 신호쌍의 전압 레벨에 따라 상기 비트라인 경로 회로와 상기 소스라인 경로 회로가 선택한 비트라인과 소스라인에 의해 2개의 메모리 셀 중 선택된 메모리 셀을 통해 전류가 흐르도록 하여 선택된 메모리 셀의 상태를 변환시키는 PUF 장치.