기판; 상기 기판 상에 형성된 반도체기둥; 상기 반도체기둥 상에 형성된 하드마스크; 상기 반도체기둥의 양측에 각각 형성된 게이트 전극; 상기 게이트 전극이 형성된 방향과 다른 방향으로 형성되고, 또한 상기 반도체 기둥의 양측에 각각 형성된 소오스 전극 및 드레인 전극;
상기 하드마스크의 주위를 둘러싸도록 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층; 및 상기 저항변화물질층 상에 형성된 금속층; 을 포함하는, 비휘발성 반도체 메모리 소자.

제1항에 있어서, 상기 게이트 전극 및 상기 반도체기둥 사이에 각각 형성된 게이트절연층을 더 포함하고, 상기 게이트 절연층의 소정영역이 상기 하드마스크 및 상기 저항변화물질층에 의하여 덮혀져 있는, 비휘발성 반도체 메모리 소자.

제1항에 있어서, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자.

제1항에 있어서, 상기 하드 마스크는 실리콘 나이트라이드(Si3N4)를 포함하는, 비휘발성 반도체 메모리 소자.

제1항 또는 제2항에 있어서, 상기 저항변화물질층은, 상기 소오스 전극 및 상기 드레인 전극의 소정영역을 덮도록 형성되며, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.

제1항에 있어서, 상기 반도체기둥의 폭은, 상기 반도체기둥에서 형성되는 공핍영역의 최대폭보다 크게 형성된, 비휘발성 반도체 메모리 소자.

제1항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자.

기판 상에 반도체 기둥을 형성하는 제1 단계; 상기 반도체 기둥상에 하드마스크를 증착하는 제2 단계: 상기 반도체기둥의 양측에 각각 게이트 전극을 형성하는 제3 단계; 상기 게이트 전극이 형성된 방향과 다른 방향이고, 또한 상기 반도체 기둥의 양측에 각각 소오스 전극 및 드레인 전극을 형성하는 제4 단계;
상기 하드마스크의 주위를 둘러싸고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층을 형성하는 제5 단계; 및 상기 저항변화물질층 상에 금속층을 형성하는 제6 단계; 를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.

제8항에 있어서, 상기 반도체기둥을 열적 산화(thermal oxidation)방법을 통하여 산화하여, 상기 반도체기둥과 상기 게이트전극 사이에 각각 게이트절연층을 형성하는 단계를 더 포함하고, 상기 게이트 절연층의 소정영역이 상기 하드마스크 및 상기 저항변화물질층에 의하여 덮혀져 있는, 비휘발성 반도체 메모리 소자의 제조방법.

제8항 또는 제9항에 있어서, 상기 제1 단계는 상기 기판을 식각하여 상기 반도체기둥을 형성하고, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자의 제조방법.

제8항에 있어서, 상기 하드 마스크는 실리콘 나이트라이드(Si3N4)를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.

제8항 또는 제9항에 있어서, 상기 제3 단계는, 상기 기판 및 상기 하드마스크 상에 게이트 전극물질을 증착하는 제1 과정; 상기 게이트 전극물질을 화학 기계적 연마 방법을 이용하여 평탄화시키는 제2 과정; 및 상기 평탄화된 게이트 전극물질을 패터닝하여 각각의 게이트 전극을 형성하는 제3 과정; 을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.

제8항 또는 제9항에 있어서, 상기 저항변화물질층은, 상기 소오스 전극 및 상기 드레인 전극의 소정영역을 덮도록 형성되며, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.

제8항에 있어서, 상기 반도체기둥의 폭은, 상기 반도체기둥에서 형성되는 공핍영역의 최대폭보다 크게 형성된, 비휘발성 반도체 메모리 소자의 제조방법.

제8항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.

기판; 상기 기판 상에 형성된 부유바디셀; 상기 기판 상이고, 또한 상기 부유바디셀 양측에 형성된 소오스 전극 및 드레인 전극; 상기 부유바디셀 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극; 상기 소오스 전극 및 상기 드레인 전극 상이고, 또한 상기 게이트 전극상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층; 및 상기 저항변화물질층상에 형성된 금속층; 을 포함하는, 비휘발성 반도체 메모리 소자.

제16항에 있어서, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자.

제16항에 있어서, 상기 저항변화물질층은, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.

제16항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자.

기판 상에 부유바디셀을 형성하는 제1 단계; 상기 기판 상이고, 또한 상기 부유바디셀 양측에 소오스 전극 및 드레인 전극을 형성하는 제2 단계; 상기 부유바디셀 상에 순차적으로 게이트 절연층 및 게이트 전극을 형성하는 제3 단계; 상기 소오스 전극 및 상기 드레인 전극 상이고, 또한 상기 게이트 전극상에 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 저항변화물질층을 형성하는 제4 단계; 및 상기 저항변화물질층 상에 금속층을 형성하는 제5 단계; 를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.

제20항에 있어서, 상기 기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성된, 비휘발성 반도체 메모리 소자의 제조방법.

제20항에 있어서, 상기 제4 단계는, 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 중 어느 하나를 이용하여 상기 저항변화물질층을 형성하고, 상기 저항변화물질층은, 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.

제20항에 있어서, 상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 어느 하나를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.