프로젝트 소개
본 과제는 스마트폰, 컴퓨터 등에 사용되는 반도체 칩을 여러 겹으로 쌓아 올리는 패키징 과정에서, 넓은 면적의 기판에 생긴 아주 작은 불량까지 정확하게 찾아내는 검사 기술을 개발하는 연구임.
연구 목표는 초미세 패턴과 Via Hole이 혼합된 500mm 이상 대면적 PIM 반도체 패키징 검사장비 개발에 있음. 설비 생산성 20UPH 이상, 홀 측정 정밀도 ±5㎛, 홀 위치 정밀도 ±10㎛, 최소 CD 직경 ±3㎛, CD 반복도 ±1㎛ 달성을 목표로 하며, AI 기술 적용으로 검출불량 정합률 99% 이상 확보하는 것임. 핵심 연구 내용은 PIM 반도체 패키징 기판 및 패턴 검사기 설계 및 제작, 리스크 검토 및 검증을 포함함. 홀 계측 비전 알고리즘과 Defect 분류용 딥러닝 알고리즘 개발이 진행되며, 계측 파라미터 최적화, 광학계 국산화 검증, 듀얼 카메라 적용을 통한 생산성 향상 방안 모색이 주요 내용임. 기대 효과는 개발 기술을 AI, IoT, 차량용 반도체 분야에 활용하여 해외 선진 기술 경쟁력을 확보하고, PIM 반도체 핵심 기술 선점으로 AI 반도체 경쟁력을 강화하는 것임. 장비 국산화를 통한 국내 시장 창출 및 신규 일자리 창출 또한 기대됨.