프로젝트 소개
본 연구는 적층형 시냅스 어레이로 이루어진 인공지능 신경망을 더 빠르고 정확하게 쓰기 위한 PIM 기반 연산기와 설계 도구를 개발하는 연구임.
연구 목표는 시냅스 어레이 및 CMOS를 Cycle-Accurate로 모델링하는 시뮬레이터 구축, 성능/통신 오버헤드 분석 기반 통합 최적 아키텍처 설계, 소자·워크로드 특성 활용 프레임워크로 수명 및 연산 효율 향상, NAS·ECC·Noise-Robust SNN으로 노이즈 영향 최소화 정리임. 기대 효과는 하드웨어 예측 정확도 95% 이상 및 performance/Watt·utilization 개선으로 Google TPU 대비 막대한 성능 향상과 Tensorflow, PyTorch 연동 기술 확보임.