프로젝트 소개
본 과제는 Flash 메모리, PRAM, RRAM, FeFET 등 신소자를 활용해 수직 적층 시냅스 소자와 CMOS 회로를 함께 집적하고, 이를 위한 소프트웨어 시뮬레이터와 시스템 프레임워크, 맞춤형 인공지능 알고리즘을 개발하는 연구임.
연구 목표는 적층형 시냅스 어레이 및 CMOS를 정확히 모델링하고, 성능 측정용 시뮬레이터와 PIM 아키텍처 최적화 기술을 확보하는 데 있음. 핵심 내용은 속도, 파워, 정확도 평가, 통신 오버헤드 최소화 아키텍처 설계, 소자·워크로드 특성 기반 프레임워크 개발이며, 기대 효과는 연산기 효율 50% 이상 향상, 뉴럴 네트워크 칩 개발, PIM·CIM 분야 및 관련 산업 선도 가능성 확보임.