고 복원율의 Xilinx Vivado용 FPGA 역공학 도구 개발

본 과제는 FPGA의 비트스트림을 역공학하여 회로 지식재산권 보호와 신뢰성 확보를 지원하는 Vivado 기반 도구 개발 연구임. 연구 목표는 FPGA 신뢰성 확보를 위해 90% 이상 복원율을 가지는 Xilinx Vivado 비트스트림 역공학 도구를 구현하는 데 있음. 핵심 연구 내용은 PLP(Programmable Logic Point), PIP(Programmable Interconnect Point), PDP(Programmable Data Point)와 비트스트림 상관관계를 결정 트리로 모델링하고, 결정 트리 역방향 탐색으로 Netlist ReGen, 입출력 기반 클러스터 분할 및 RTL ReGen 후 DRC 체크와 Synopsys Formality로 검증함. 기대 효과는 외부 비트스트림 공격 방어 기반의 회로 변형 검출, 군/항공·산업 분야 비용 손실 저감과 역공학 기술 선점 기여로 정리됨.