프로젝트 소개
본 과제는 Flash 메모리, PRAM, RRAM, FeFET 기반 수직 적층 시냅스 소자와 CMOS 회로를 집적하여 PIM 아키텍처를 구현하기 위한 연구임.
연구 목표는 적층형 시냅스 어레이와 CMOS를 정확히 모델링하는 시뮬레이터, 시스템 프레임워크, 맞춤형 인공지능 알고리즘을 개발하는 데 있음. 핵심 연구 내용은 속도·파워·정확도 평가용 모듈 기반 시뮬레이터 구축, 연산기 구조 및 인공신경망 최적 아키텍처 설계, 소자·워크로드 특성을 활용한 최적화 프레임워크 개발임. 기대 효과는 3D 시냅스 어레이 기반 뉴럴 네트워크 처리 칩 구현, V-NAND 적층 공정 활용에 따른 초격차 기술 확보, PIM·CIM 및 AI 가속기 성능 향상과 산업 선도 가능성 확대임.