프로젝트 소개
본 과제는 초소형부터 대형까지 다양한 엣지 및 노드 기기에서 뉴럴 네트워크 연산을 수행하기 위한 초저전력 Low-Bit Precision 혼성모드 SRAM PIM SoC 프로토타입 개발 과제임. 일반 기기에서 AI 연산을 더 빠르고 적은 전력으로 처리하려는 연구임.
연구 목표는 SRAM Processing-In-Memory 기반 SoC 개발, 저전력·고정확도 SRAM PIM 어레이 구현, PIM-aware 뉴럴 네트워크 학습 및 아키텍처 최적화, 실제 응용 데모 및 기술 이전 기반 마련임. 핵심 내용은 PIM-aware 네트워크 학습 심화, Array 측정과 정확도 검증, Keyword Spotting Chip 최적화, configurable resolution ADC 개발, 단일 array 제작, Architecture Simulator 및 SoC 시뮬레이터 고도화, PIM Bus RTL 설계와 Dataflow 구체화임. 기대 효과는 세계 수준 SRAM PIM 핵심 IP 확보, PIM 뉴럴 네트워크 가속기 시장 경쟁력 강화, 드라이브쓰루 차량번호 인식 등 실증을 통한 사업화 및 기술 이전 가능성 확보임.