고 복원율의 Xilinx Vivado용 FPGA 역공학 도구 개발

본 연구는 SRAM 기반 FPGA의 비트스트림을 역공학으로 복원해 회로 변형 여부를 조기에 확인하는 Vivado용 도구 개발 연구임. 연구 목표는 90% 이상 복원율을 가지는 Xilinx Vivado 기반 비트스트림 역공학 도구 구축이며, 핵심 연구내용은 PLP/PIP/PDP 구성요소와 비트스트림 상관관계를 이용해 Library ReGen의 결정 트리를 생성하고, 결정 트리 역방향 탐색으로 Netlist ReGen을 복원한 뒤 RTL ReGen으로 상위 RTL 코드와 무결성 검증( DRC, Formality )을 수행하는 것임. 기대효과는 FPGA 보안 신뢰성 확보와 백도어·스파이 칩 이슈 대응, 역공학 기술 시장 선점임.