양산 환경을 고려한 칩렛向 반도체의 고병렬/고신뢰 테스트 기술 개발

본 사업은 기업의 실제 기술 수요와 신진연구자의 역량을 연결해 공동 연구개발을 지원하는 정부 R&D 프로그램이다. 산업 전반에서 기술 혁신과 고급 연구 인력 확보의 필요성이 커지는 가운데, 산학연 협력을 기반으로 기업의 기술애로 해결과 사업화를 촉진하기 위해 추진되었다. 품목 지정형 과제와 자유공모형 수요매칭 지원단으로 운영되며, 대학·연구기관·기업 등 다양한 기관이 참여 가능하다. 특히 첨단 전략산업을 중심으로 기술 개발부터 실증·사업화까지의 연계를 강화한 것이 올해 공모의 특징이다.

본 과제는 칩렛 기반 반도체의 양산 환경을 고려해 이종 칩렛을 동시에 테스트할 수 있는 고병렬·고신뢰 테스트 기술을 구축하는 것을 목표로 한다. 이를 위해 2.5D 패키지용 고정밀·고대역폭 테스트 하드웨어 개발, 테스트 벡터메모리의 자가진단·수리 기술 확보, ALPG 설계 및 테스트 스케줄링 최적화 등을 추진한다. TRL 5~7 단계 수준의 기술 성숙도를 달성하여 실제 생산라인 적용 가능성을 높이며, 최종적으로 반도체 테스트 효율 향상과 칩렛 기반 제품의 품질 신뢰성 확보를 기대한다.

본 과제는 차세대 칩렛 구조의 확산에 대응해 양산 환경에서 적용 가능한 고병렬 반도체 테스트 기술을 구축하는 것을 목표로 하며, 핵심 기술 요소를 단계적으로 개발하는 구조로 설계되어 있다. 주요 연구 내용은 다음과 같다. 1) 테스트 하드웨어 개발 - 2.5D 패키지 기반 병렬 테스트 구성을 위한 고정밀·고대역폭 테스트 보드 및 인터페이스 설계 - 다양한 칩렛 구조를 수용하는 테스트 핸들러 최적화 2) 벡터메모리 및 ALPG 기술 개발 - 테스트 벡터메모리의 자가 진단 및 자동 복구 기술 연구 - 고병렬 테스트 환경에서 신뢰성을 높이는 ALPG(Automatic Logic Pattern Generator) 설계 - DRAM·비메모리 반도체 대상 테스트 벡터 생성 및 스케줄링 최적화 기술 개발 3) 고신뢰 테스트 알고리즘 및 시스템 구축 - 양산 기준을 충족하기 위한 불량 패턴 검출 알고리즘 연구 - 테스트 시간 단축과 비용 절감을 위한 Concurrent 테스트 구조 확립 4) 산학연 협력 및 실증 기반 구축 - 신진연구자와 기업 간 공동 연구, 공정·양산 데이터를 활용한 기술 검증 - 대학·연구기관 장비(소재 분석, 회로 측정 등) 활용 및 기술이전 기반 마련 본 과제는 실제 ATE(Automatic Test Equipment) 적용 가능성을 높이기 위해 실증 중심으로 운영되며, 향후 칩렛 기반 제품의 신뢰성 확보와 테스트 비용 절감, 기업의 생산 경쟁력 향상에 크게 기여할 수 있다.