홈
연구 영역
기본 정보
논문·특허
과제
구성원
읽는 시간 · 1분 29초

헤비-헥사곤 기반 양자 오류정정 및 결함 허용 양자 회로 구현 연구

Quantum error correction and fault-tolerant circuit implementation on heavy-hexagon architectures

연구 내용

헤비-헥사곤 구조에서 biased error와 플래그 큐빗을 고려한 양자 오류정정 코드 및 신드롬 추출 회로를 설계하고, 실제 양자 하드웨어에서 오류 억제 가능성을 검증하는 연구

헤비-헥사곤(heavy-hexagon) 연결 구조를 대상으로 biased error를 포함한 오류 모델에서 동작하는 양자 오류정정 코드를 설계합니다. 플래그 큐빗을 활용한 신드롬 추출 회로를 구성하여 오류 누적 환경에서도 논리 오류가 감소하는 조건을 확인합니다. 또한 매직 상태 주입(magic state injection) 구현을 통해 계산 보편성 확보 관점의 회로를 다룹니다. 나아가 transmon-PPQ 계에서 cross-resonance pulse를 이용한 CNOT 게이트 구현을 제시하여 fault-tolerant 양자컴퓨팅의 하드웨어 적합성을 높이는 방향으로 연구를 수행합니다.

관련 연구 성과

관련 논문

4편

관련 특허

0건

관련 프로젝트

0건

연구 흐름

초기에는 헤비-헥사곤 구조에서 biased error를 다루는 양자 코드의 설계 논리를 정립하고, 상위 오류정정 성능이 오류 구조에 의해 어떻게 달라지는지 분석하는 연구를 수행했습니다. 이후에는 IBM 양자 하드웨어 환경에서 플래그 큐빗 기반 신드롬 추출 회로를 구현하고, 반복 코드에 대한 논리 오류 거동을 통해 오류 억제 가능성을 검증하는 단계로 확장했습니다. 동시에 헤비-헥사곤 아키텍처에서 매직 상태 주입을 구현하여 보편 연산 확장에 필요한 제어 절차를 축적했습니다. 최근에는 transmon과 parity-protected qubit을 결합한 하이브리드 계에서 cross-resonance 펄스로 CNOT 게이트를 구현하는 방식으로, 회로 구현 및 게이트 수준 성능 확보를 병행했습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

  • fault-tolerant 양자컴퓨팅 회로 설계
  • 헤비-헥사곤 연결 제약 최적화
  • biased error 대응 양자 오류정정
  • 플래그 큐빗 기반 오류 탐지
  • 신드롬 추출 회로 구현 검증
  • magic state injection 실험 구현
  • 하이브리드 큐빗 게이트 최적화
  • 양자 하드웨어 적합형 CNOT 구현
  • 반복 코드 기반 성능 평가
  • 오류 억제 조건 파라미터 추정

관련 논문

구분

제목

1

Design of quantum error correcting code for biased error on heavy-hexagon structure

2

Effectiveness of the syndrome extraction circuit with flag qubits on IBM quantum hardware

3

Implementation of magic state injection within heavy-hexagon architectures

4

Construction of new type of CNOT gate using cross-resonance pulse in the transmon-PPQ system