** 1차 년도 (2020) <유, 무기 EDL, 산화물 반도체, 금속 재료 탐색 및 단일 EDL 트랜지스터 제작평가> 유기 전해질, 무기 유전체 EDL의 각각의 물성 및 전기적 특성 평가를 진행하며, 산화물 반도체 및 게이트, 드레인, 소스 금속 전극 재료를 탐색한다. 본 연구의 최종 목표인 유-무기 하이브리드 EDL을 적용한 시냅스 트랜지스터에 적합한 재료를 선정하기 위하여 유, 무기 단일 EDL을 통한 시냅스 트랜지스터를 제작하고 전기적 특성 및 신경가소성 (장, 단기 강화/억제) 동작을 평가한다. ** 2차 년도 (2021)<실리콘기판 상 유-무기 하이브리드 EDL 제작 및 시냅스 트랜지스터 제작평가> 1차 년도에 확립한 유, 무기 단일 EDL 시냅스 트랜지스터를 바탕으로 실리콘기판 상에 유-무기 하이브리드 EDL을 제작한다. 선정된 재료 조합을 통하여 시냅스 트랜지스터 특성 최적화를 목표로 한다. 또한, CMOS 공정 호환성을 위하여 포토리소그래피 공정 최적화를 진행하고, 미세패턴 시냅스 트랜지스터를 제작하여 신경가소성 및 소자 안정성 평가 (온도, 게이트 전계 스트레스 등)를 진행한다. ** 3차 년도 (2022) <투명유연기판 상 유-무기 하이브리드 EDL 트랜지스터 제작 및 다기능화> 유-무기 하이브리드 EDL 시냅스 트랜지스터를 2차 년도에 확립한 형성 기술을 통하여 투명유연기판 상에 제작한다. 저온열처리(<250 oC) 기술을 적용하여 공정최적화와 물리적 구부림, 광학적 안정성 확보를 목표로 한다. 또한, 기존의 Si 기반의 포토리소그래피 기술을 응용한 in-plane gate, dual gate 등 다양한 구조의 시냅스 트랜지스터를 제작 평가한다.