DRAM·NAND 메모리 신뢰성 분석 및 하이브리드/적층 아키텍처 연구

Reliability Analysis and Hybrid/Stacked Architectures for DRAM and NAND

연구 내용

DRAM·NAND 메모리의 동작 특성과 신뢰성 열화를 분석하고, 하이브리드·3차원 적층 구조로 병목을 개선하는 연구

DRAM과 NAND 계열 메모리의 동작 환경과 열화 메커니즘을 분석하고, 이를 줄이기 위한 소자·구조·구동 방식을 연구합니다. 저온 운전 환경에서 DRAM 셀의 전자 트랩 특성을 random-telegraph-noise 기반으로 추출하고, 누설 및 보존 특성과의 연관성을 검증합니다. 또한 NAND flash와 DRAM을 결합한 하이브리드 구조를 통해 I/O 버퍼와 버스 구성을 줄여 데이터 전송 지연을 낮추는 아키텍처를 제안합니다. 공정 측면에서는 3차원 적층 DRAM 및 3D NAND의 셀 고집적화와 신뢰성 향상을 위한 소재·공정 개발을 병행하며, 자기갱신 및 소거 동작의 전력·유효 시간 제어를 위한 기술을 함께 확보합니다.

관련 프로젝트

3건

연구 흐름

초기에는 메모리 셀과 동작 제어를 포함한 구조 설계에 집중하여, 3차원 적층 DRAM 및 소거 동작을 개선하는 특허 기반 기술을 축적했습니다. 이후 2020년대에는 저전력 신뢰성 관점에서 self-refresh 및 리텐션 관련 제어 개념을 정교화하고, 3D NAND의 고집적화와 성능 유지를 위한 소재·공정 개발로 연구 범위를 확장했습니다. 2025년에는 저온 운전 조건에서 DRAM의 electron trap 파라미터를 RTN 분석으로 도출하여 보존과 누설 문제를 정량적으로 해석하는 방향으로 심화되었습니다. 마지막으로 2026년에는 DRAM과 NAND flash를 결합한 NAD 아키텍처로 데이터 전송 병목을 완화하는 구조를 제시하는 흐름을 이어가고 있습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

저온 운전 DRAM 신뢰성 모델
하이브리드 메모리 기반 저지연 전송
3D 적층 DRAM 구조 최적화
셀 리텐션 향상 제어 기법
자기갱신 기반 전력 절감 스킴
3D NAND 고집적 공정 가이드
누설·보존 연계 설계 방법론
메모리 전송 병목 분석 도구
소거 동작 성능 개선 설계
신뢰성 중심 메모리 검증 플랫폼