PFDD-Polymer-Engineered Semiconducting SWCNT Synaptic Transistors
연구 내용
PFDD 폴리머로 래핑된 반도체성 SWCNT 네트워크의 안정적인 전하 트래핑 거동을 이용해 신뢰성 있는 시냅스 가소성(LTP/LTD)을 구현하는 연구
본 연구는 뉴로모픽 회로용 시냅스 트랜지스터에서 전도도 조절의 균일성과 장기 안정성을 확보하기 위해 폴리머-탄소나노튜브 하이브리드 구조를 설계합니다. PFDD 폴리머 래핑을 통해 반도체성 SWCNT의 정렬된 네트워크를 형성하고, 나노튜브 표면을 따라 에너지적으로 안정한 charge-trapping site를 제공하도록 구성합니다. 그 결과 펄스 입력에 따른 전도도 변조가 재현성 있게 유지되어 장주기 내구성에서 LTP와 LTD 같은 시냅스 기능을 구현합니다. 또한 배열 소자의 비선형성을 제어해 ANN 기반 분류 성능을 검증하는 방향으로 연구를 수행합니다.
관련 연구 성과
관련 논문
0편
관련 특허
0건
관련 프로젝트
0건
연구 흐름
연구는 PFDD 폴리머 래핑을 통해 반도체성 SWCNT 선별과 전하 트래핑 사이트 형성의 조합 효과를 확보하는 단계로 시작됩니다. 이후 단순 폴리머-SWCNT 하이브리드 구조로 어레이에서 전기적 균일성을 확보하고, conductance tuning이 펄스 입력에 대해 안정적으로 반복되도록 소자 구조를 정리합니다. 마지막으로 LTP/LTD, paired-pulse facilitation 등 시냅스 동작을 모사하고, 반복 내구성 평가와 ANN 기반 이미지 분류 성능 검증으로 응용 가능성을 확인하는 흐름으로 진행합니다.
활용 가능성
활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.