Research on High-Performance Image Sensor Pixels Based on Thin-Film Pinned Photodiodes
연구 내용
박막 포토다이오드와 픽셀 내 전하수집/바이어스 구조를 설계·검증하여 다크전류·노이즈를 낮추고 변환 이득과 포화용량을 향상하는 이미지 센서 픽셀 연구
박막 포토다이오드를 Si ROIC에 단일공정으로 통합하고, pinned photodiode와 photogate 기반 바이어스 고정 구조를 적용하여 전하수집 특성과 노이즈를 최적화하는 연구를 수행합니다. 픽셀 크기 축소 시 수평 전기장 지배로 달라지는 potential 분포를 분석 모델과 TCAD 시뮬레이션으로 정량화합니다. 또한 IGZO 박막 트랜지스터와 결합된 TF-PPD에서 kTC 노이즈 및 다크전류를 저감하고, MOS 캐패시턴스를 활용해 full well capacity와 동적범위를 확장합니다.
관련 연구 성과
관련 논문
4편
관련 특허
0건
관련 프로젝트
2건
연구 흐름
초기에는 박막 기반 pinned photodiode 구조가 얇은 포토다이오드/CMOS 결합에서 요구되는 전하 이동과 잠재 분포에 미치는 영향을 규명하는 데 집중했습니다. 이후 픽셀 스케일링에 따라 수평 전기장 영향이 커지는 조건을 분석 모델로 제시하고, 소자 설계를 위한 해석 프레임을 확보했습니다. 최근에는 photogate를 포함한 4T 픽셀 아키텍처를 적용하여 kTC 노이즈·다크전류 저감과 함께 full well capacity 및 dynamic range를 동시에 달성하는 방향으로 연구를 확장했습니다.
활용 가능성
활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.
관련 논문
구분
제목
Thin-film image sensors with a pinned photodiode structure
Analytical Model of the Vertical Pinned Photodiode
Thin-Film Photogate Pixel With Fixed Photodiode Bias for Near-Infrared Imaging
A Thin-Film Pinned-Photodiode Imager Pixel with Fully Monolithic Fabrication and beyond 1Me- Full Well Capacity
관련 프로젝트
구분
제목
반도체기술융합센터
8인치 SiC 웨이퍼 기반 멀티센서 SoC 플랫폼 개발