연구 영역
기본 정보
논문·특허
과제
구성원
읽는 시간 · 1분 5초

메모리 계층 인지 프로파일 기반 힙 할당

Memory Hierarchy-aware Profile-guided Heap Allocation

연구 내용

PMU 기반 프로파일 신호를 활용해 동적 힙 객체의 배치와 캐시 가능성을 메모리 계층 특성에 맞추어 자동으로 최적화하는 연구

동적 할당 힙 객체가 DRAM-NVM 이질 메모리, 캐시, TLB 같은 계층 특성에 따라 성능에 미치는 영향을 낮은 오버헤드로 반영하는 프레임워크를 구축합니다. PMU가 제공하는 메모리 계층 접근 행동을 기반으로 프로파일을 수집하고, 이를 이용해 자주 접근되는 객체를 빠른 영역에 배치하거나 huge page 활용을 통해 TLB 미스를 줄입니다. 또한 시간적으로 재사용이 낮아 캐시 오염을 유발하는 객체를 구분하고 write-combining 같은 정책으로 캐시ability를 제어합니다. 이를 통해 그래프 처리 및 인메모리 데이터 서비스에서 메모리 병목을 완화하고 런타임 관점의 최적화를 수행하는 차별성을 갖습니다.

관련 연구 성과

관련 논문

1

관련 특허

0

관련 프로젝트

0

연구 흐름

초기 연구는 기존 프로파일 기반 최적화가 주로 바이너리 레이아웃에 집중되어 메모리 계층에서 발생하는 데이터 접근 패턴 정보를 충분히 반영하지 못한다는 문제를 정리하는 데서 출발했습니다. 이후에는 PMU를 활용해 낮은 오버헤드로 메모리 계층 접근 특성을 수집하고, heap 객체 단위로 배치·캐시 가능성·페이지 크기 선택을 연동하는 설계로 확장했습니다. 이어서 DRAM-NVM 이질 메모리에서 빈번 접근 객체의 배치를 통해 성능을 개선하는 적용을 수행했고, 큰 객체로 인한 TLB miss를 huge page로 완화하는 방식으로 구체화했습니다. 마지막으로 캐시 오염을 유발하는 객체를 구분해 write-combining을 적용하는 정책을 추가하여 다양한 메모리 집약 워크로드에 대응했습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

  • 힙 객체 배치 최적화
  • 메모리 병목 완화
  • DRAM-NVM 성능 개선
  • 캐시 오염 제어
  • Huge page 자동 활용
  • TLB 미스 감소
  • 프로파일 기반 런타임 최적화
  • 그래프 처리 성능 향상
  • Redis 워크로드 최적화
  • 메모리 계층 정책 설계

관련 논문

구분

제목

1

MaPHeA: A Framework for Lightweight Memory Hierarchy-aware Profile-guided Heap Allocation