이 연구 주제는 IGZO, In2O3, InGaSnO, AZTO와 같은 산화물 반도체를 기반으로 한 박막트랜지스터(TFT)의 성능 고도화와 소자 구조 혁신에 초점을 둔다. 연구실은 특히 고이동도, 저온 공정 적합성, 투명성, 대면적 공정 가능성이라는 산화물 반도체의 장점을 활용하여 차세대 디스플레이 구동 소자와 집적형 전자소자 구현을 목표로 한다. 기존 평면형 TFT를 넘어 수직채널 구조, 메사형 구조, 이중채널 구조, 단일 활성층 기반 적층 구조 등 다양한 아키텍처를 탐구함으로써 단채널 효과 억제와 고집적화 가능성을 동시에 확보하려는 점이 핵심이다. 연구 방법론 측면에서는 원자층증착(ALD), 스퍼터링, 저온 열처리, 스페이서 엔지니어링, 중간 제어층 삽입, 채널 조성 최적화 등 공정기술과 소자물리 해석이 긴밀하게 결합되어 있다. 특히 수십 나노미터 수준의 초단채널 수직 TFT에서 HfO2 또는 Al2O3 스페이서, 백채널 계면 제어, 게이트 스택 공정 조건 조절을 통해 이동도 향상, 누설전류 저감, 신뢰성 개선을 달성하는 연구가 두드러진다. 또한 초고해상도 디스플레이용 비평면 TFT, LTPO 회로, 게이트 드라이버용 적층형 구조 개발도 수행하고 있어 학술적 성과와 산업 응용성이 모두 높다. 이 연구의 기대효과는 디스플레이 백플레인, 3차원 집적 반도체, 저전력 구동 회로, 유연·투명 전자소자 분야에서 매우 크다. 산화물 반도체 TFT는 실리콘 기반 소자와 차별화되는 공정 유연성을 제공하므로, AR/VR용 초고해상도 패널, 차세대 센서 인터페이스, 모놀리식 3D 집적 회로 등에 폭넓게 활용될 수 있다. 연구실의 축적된 공정 및 소자 설계 역량은 향후 로직-메모리 융합 구조와 고성능 전자 시스템 구현의 기반 기술로 이어질 가능성이 높다.

이 연구 주제는 전하트랩 메모리, 강유전체 게이트 메모리, 메모리 FET 등 비휘발성 메모리 소자의 구현과 동작 메커니즘 규명에 중점을 둔다. 연구실은 오랜 기간 유기 강유전체 P(VDF-TrFE)와 산화물 반도체 채널을 결합한 메모리 TFT를 선도적으로 연구해 왔으며, 이후 HfO2, HfZrO2, Al-doped HfO2와 같은 강유전체 박막을 이용한 차세대 메모리 소자로 연구 영역을 확장해 왔다. 투명 메모리 TFT, 저온 공정 메모리 TFT, 유연 기판 기반 메모리 소자 등 다양한 형태의 비휘발성 메모리 플랫폼을 제안한 점이 연구실의 중요한 강점이다. 세부적으로는 메모리 윈도우 확대, 프로그램/소거 속도 향상, 유지특성(retention) 및 내구성(endurance) 향상, 저전압 동작 구현이 주요 연구 과제이다. 이를 위해 게이트 스택 구조를 MFIS, MFMIS 등으로 정교하게 설계하고, 차지트랩 층과 차단층, 인터페이스 유전층, 전극 재료 및 증착 조건을 최적화한다. 최근에는 2T0C DRAM 셀, 전하주입층 도입 메모리 트랜지스터, 수직채널 메모리 FET, 3차원 적층 메모리 구조 등 집적도와 속도를 동시에 높이기 위한 연구도 활발히 진행되고 있다. 특허로도 메모리 소자 및 제조 방법이 등록되어 있어 원천기술 확보 측면에서도 성과가 뚜렷하다. 이 연구는 차세대 메모리 반도체, 임베디드 메모리, 디스플레이 내장형 메모리, 저전력 엣지 전자기기 등에 직접적으로 기여할 수 있다. 특히 강유전체 기반 메모리는 비휘발성과 빠른 스위칭 특성을 동시에 제공하므로, 로직과 메모리의 경계를 줄이는 새로운 시스템 아키텍처에 적합하다. 연구실의 성과는 소재-공정-소자-응용을 아우르는 통합적 접근을 기반으로 하여, 향후 3차원 메모리 집적 및 차세대 반도체 플랫폼의 핵심 기술로 발전할 가능성이 높다.

이 연구 주제는 반도체 소자의 아날로그 가변성과 기억 특성을 활용하여 생물학적 시냅스의 동작을 모사하는 뉴로모픽 소자 개발에 초점을 둔다. 연구실은 강유전체 전계효과 트랜지스터, 전해질 게이트 트랜지스터, 전하트랩 기반 시냅스 TFT 등을 통해 단기 가소성, 장기 가소성, 가중치 업데이트, 시공간 신호 처리와 같은 신경형 연산 기능을 구현하고 있다. 이는 단순한 스위칭 소자를 넘어서 학습과 기억 기능을 동시에 수행하는 하드웨어 인공지능 소자를 지향하는 연구라고 볼 수 있다. 구체적으로는 HfO2 전해질 게이트 절연막, Li-ZrO2 용액 공정 전해질, HfO2 기반 강유전체 박막, IGZO 수직채널 구조 등을 조합하여 에너지 효율이 높고 아날로그 응답 제어가 가능한 시냅스 트랜지스터를 제작한다. 다중 게이트 구조, 게이트 오프셋 형상, 측면 커패시티브 커플링, 스페이서 설계 등 구조적 변수를 통해 시냅스 가소성의 선형성, 반복성, 저전력 특성, 집적 가능성을 향상시키는 연구가 진행되고 있다. 최근에는 공간-시간 신호 처리와 가중합 연산에 적합한 3단자 시냅스 어레이 아키텍처까지 제안하며, 소자 수준에서 시스템 응용으로 범위를 넓히고 있다. 이 연구는 차세대 AI 반도체, 엣지 컴퓨팅, 저전력 센서 인터페이스, 인간-유사 정보처리 시스템 구축에 중요한 의미를 가진다. 기존 폰 노이만 구조의 한계를 극복하기 위해서는 저장과 연산을 동시에 수행할 수 있는 메모리성 소자가 필요하며, 연구실의 시냅스 트랜지스터는 이러한 요구에 부합한다. 특히 산화물 반도체와 강유전체·전해질 소재를 결합한 접근은 공정 호환성과 대면적화 가능성까지 제공하므로, 향후 뉴로모픽 집적회로와 지능형 센서 플랫폼으로의 확장성이 매우 높다.