김민주 연구실의 핵심 연구 주제 중 하나는 유기물의 공정 유연성과 무기물의 전기적 안정성을 결합한 유·무기 하이브리드 비휘발성 메모리 소자 개발이다. 특히 전하포획형 메모리와 저항변화 메모리 구조를 중심으로, 기존 유기 전자소자의 낮은 신뢰성과 제한적인 장기 보존 특성을 극복하는 데 초점을 맞추고 있다. 연구실은 웨어러블 전자기기, 플렉서블 시스템, 저전력 메모리 응용을 겨냥하여 고용량, 고신뢰성, 장기 retention 특성을 동시에 만족하는 소자 구조를 설계하고 있다. 이 연구에서는 iCVD(initiated Chemical Vapor Deposition) 기반 박막 합성 기술을 적극 활용하여 초박막 유전체, 전하포획층, 차단층을 정밀하게 적층하고, 에너지 밴드 정렬을 세밀하게 제어한다. pV3D3, pBDDA, 금속 하이브리드 박막 등 다양한 유기·무기 조합을 통해 넓은 메모리 윈도우, 낮은 구동전압, 높은 endurance, 우수한 장기 retention 특성을 구현하는 것이 특징이다. 또한 하프늄, 지르코늄, 티타늄 기반 하이브리드 전하포획층 비교와 같은 체계적 소재 최적화를 통해 성능 향상 메커니즘을 분석하고, 기존 무기물 기반 TANOS급 성능에 근접한 유기 기반 메모리 플랫폼을 제시하고 있다. 이러한 연구는 단순한 메모리 소자 성능 개선에 그치지 않고, 차세대 유연 전자소자의 상용화 가능성을 높인다는 점에서 의미가 크다. 연구실의 성과는 Advanced Functional Materials 등의 논문과 등록 특허를 통해 검증되었으며, 향후 신축성 디바이스, 저전력 엣지 메모리, 웨어러블 저장장치와 같은 응용 분야로 확장될 가능성이 높다. 궁극적으로는 공정 복잡도를 줄이면서도 무기물급 신뢰성을 확보하는 새로운 메모리 소재·구조 패러다임을 제안하는 연구라고 할 수 있다.

연구실은 반도체 메모리 외에도 기능성 고분자 박막을 이용한 유연 전자소자 및 고주파 응용 소자 연구를 수행하고 있다. 최근에는 mmWave 대역에서 동작 가능한 폴리머 기반 아날로그 스위치와 멤리스터 구조를 개발하며, 기계적 유연성과 고온 환경 안정성을 동시에 만족하는 차세대 전자 플랫폼을 제시하고 있다. 이는 기존 유기 기반 RF 소자가 갖는 열적 불안정성과 낮은 내구성 문제를 해결하기 위한 시도라는 점에서 중요하다. 이 연구의 기술적 기반은 기상 공정 기반의 균일한 고분자 박막 형성과 금속-고분자-금속 구조의 정밀 제어에 있다. Au/pV3D3/Au 구조를 활용한 멤리스티브 스위칭 메커니즘을 규명하고, 금 필라멘트 전도에 기반한 아날로그 저항 상태 제어를 통해 RF 스위치 특성을 최적화하고 있다. 또한 웨이퍼 스케일 공정 적합성, 낮은 insertion loss, 높은 isolation, 우수한 cutoff frequency 특성을 확보함으로써 플렉서블 mmWave 시스템에 실제 적용 가능한 수준의 소자 성능을 확보하고 있다. 이러한 연구는 웨어러블 통신기기, 차세대 유연 센서 네트워크, 저전력 고주파 모듈 등 다양한 분야에서 활용 가능성이 높다. 특히 유연 기판에서도 안정적으로 동작하는 스위치 소자는 미래형 통신 하드웨어의 핵심 부품으로 주목받고 있으며, 연구실은 소재 설계부터 공정, 전기적 분석, 시스템 응용까지 연결되는 통합 연구 역량을 갖추고 있다. 기능성 나노 고분자의 첨단 반도체 및 디스플레이 응용을 위한 인프라 구축 과제와도 긴밀히 연계되어 있어, 향후 더 넓은 주파수 대역과 복합 전자 시스템으로의 확장이 기대된다.

김민주 연구실은 첨단 반도체 공정 측면에서도 극한 미세화와 고집적화를 위한 소재·공정 기술을 연구하고 있다. 특히 20 nm 이하 배선 피치에서 적용 가능한 차세대 금속 배선, barrier-less via/contact 기술, 그리고 3차원 다중칩 반도체 적층 기술은 연구실의 중요한 응용 연구 축이다. 이는 초미세 공정 시대에 배선 저항 증가, 계면 열화, 공정 복잡도 상승과 같은 병목 문제를 해결하기 위한 접근으로 이해할 수 있다. 연구실은 금속/초저유전 계면, 확산방지막 대체 구조, 저비저항 배선 소재 등 차세대 인터커넥트 핵심 기술을 탐구하고 있으며, 동시에 iCVD 기반 폴리머막을 활용한 반도체 구조체 접합 기술도 발전시키고 있다. 등록 특허에 나타난 3차원 다중칩 반도체 소자 기술은 반도체 구조체 상에 폴리머막을 정밀 증착하고 표면 플라즈마 처리 후 접합하는 방식으로, 저온 공정 친화성과 적층 유연성을 모두 제공한다. 이러한 방식은 고성능 메모리, 이종 집적 시스템, 칩렛 기반 패키징 기술과도 높은 연관성을 가진다. 이 연구 방향은 단순히 개별 소자 성능 향상에 머무르지 않고, 미래 반도체 시스템의 집적 구조 전반을 바꾸는 기반 기술로 이어질 수 있다. 교수의 삼성전자 반도체연구소 경력과 VNAND 공정 아키텍처 경험은 이러한 연구에 실질적인 산업 연계성을 더해주며, 학문적 연구와 산업 적용 사이의 간극을 줄이는 강점으로 작용한다. 결과적으로 연구실은 소재, 공정, 적층, 패키징이 결합된 차세대 반도체 통합 기술을 지향하고 있다고 볼 수 있다.