이 연구 주제는 인간의 신경망이 정보를 저장하고 전달하는 방식을 반도체 소자로 구현하는 데 초점을 둔다. 연구실은 기존 디지털 연산 중심의 인공지능 하드웨어가 가지는 높은 전력 소모와 메모리 병목 문제를 해결하기 위해, 시냅스의 가중치 저장과 아날로그적 신호 처리를 동시에 수행할 수 있는 차세대 반도체 소자를 개발한다. 특히 실리콘 공정과의 호환성을 유지하면서도 대규모 집적이 가능한 시냅스 소자 구조를 설계하는 것이 핵심 목표이다. 구체적으로는 멤커패시터, 전하트랩 기반 소자, RRAM, 강유전체 터널 접합 소자 등 다양한 메모리 및 기능성 소자를 활용해 시냅스 특성을 구현한다. 연구실의 프로젝트와 특허를 보면 전하저장층을 포함한 커패시터 메모리, 입계를 전하저장소로 활용하는 반도체 구조, 커패시터 기반 시냅스 셀 어레이 등 하드웨어 인공신경망에 적합한 소자 기술을 집중적으로 다루고 있음을 알 수 있다. 이러한 접근은 단순한 소자 제작을 넘어, 실제로 학습과 추론이 가능한 어레이 동작 방식과 신뢰성 확보까지 포함한다. 이 연구는 향후 초저전력 엣지 AI, 센서-프로세서 일체형 시스템, 지능형 반도체 플랫폼에 직접 연결될 수 있다는 점에서 중요하다. 소자 수준에서 시냅스 가중치를 효율적으로 저장하고 아날로그적 계산을 수행할 수 있다면, 기존 GPU 중심 AI 시스템보다 훨씬 낮은 에너지로 실시간 추론이 가능해진다. 따라서 본 연구는 반도체 공정, 메모리 소자, 인공지능 하드웨어를 융합하는 차세대 뉴로모픽 반도체 기술의 핵심 기반을 형성한다.

이 연구 주제는 뇌의 이벤트 기반 정보처리 방식을 모사하는 스파이킹 뉴럴 네트워크를 반도체 하드웨어로 구현하는 데 중점을 둔다. 스파이킹 뉴럴 네트워크는 연속적인 값 연산보다 스파이크 발생 시점과 패턴을 이용하기 때문에 전력 효율이 매우 높고, 센서 데이터와 같은 비동기 신호 처리에 적합하다. 연구실은 이러한 장점을 실제 반도체 시스템으로 연결하기 위해 뉴런 발화 메커니즘, 시냅스 동작, 추론 회로 구조를 통합적으로 연구하고 있다. 특허 내용에서는 양성 피드백 트랜지스터를 이용한 뉴런 발화 모방 회로, 지연 제어를 포함하는 스파이킹 뉴럴 네트워크 제공 장치, 아날로그 뉴럴 네트워크 기반 파라미터를 활용한 스파이킹 추론 방법 등이 확인된다. 이는 단순히 소자 특성을 평가하는 수준을 넘어, 뉴런과 시냅스를 회로 및 시스템 수준에서 최적화하고 실제 추론 성능을 확보하려는 연구 방향을 보여준다. 또한 최근 학술발표 주제에서도 하드웨어 기반 스파이킹 인공신경망, 전하저장형 커패시터 기반 SNN 구현 등이 나타나며, 소자-회로-알고리즘 연계를 강조하고 있다. 이러한 연구는 자율주행, 로보틱스, 웨어러블 센서, 항상 켜져 있는 초저전력 AI 칩과 같은 응용 분야에서 큰 파급력을 가진다. 기존 폰 노이만 구조에서는 메모리와 연산부 간 데이터 이동이 에너지 소모의 큰 비중을 차지하지만, 스파이킹 기반 하드웨어는 이벤트가 발생한 경우에만 계산을 수행하므로 매우 효율적이다. 따라서 본 연구는 뇌 모사형 지능 반도체의 실용화를 앞당기고, 차세대 지능형 시스템 설계의 새로운 패러다임을 제시하는 데 기여한다.

이 연구 주제는 차세대 반도체 소자의 성능을 좌우하는 재료 특성, 박막 공정, 전기적 거동, 잡음 및 비이상성 문제를 체계적으로 분석하는 데 초점을 둔다. 반도체 기반 인공지능 하드웨어가 실제 응용으로 이어지기 위해서는 단순히 새로운 소자를 제안하는 것만으로는 부족하며, 공정 조건에 따른 변동성, 소자 간 불균일성, 장기 신뢰성 문제를 정량적으로 이해해야 한다. 연구실은 이러한 관점에서 재료-공정-소자 특성의 연계 분석을 중요하게 다루고 있다. 학술대회 발표 내용을 보면 Ti/TiN 박막의 증착 속도 및 균일도 분석, RRAM 메모리 동작에서의 잡음 특성 영향, 비이상성을 고려한 RRAM 기반 하드웨어 신경망 성능 평가, Al 도핑 HfO2 기반 강유전체 터널 접합의 시냅스 특성 분석 등이 포함되어 있다. 이는 연구실이 반도체 재료의 형성 과정부터 소자의 메모리 동작, 그리고 회로 수준 성능 저하 요인까지 폭넓게 다룬다는 점을 보여준다. 특히 뉴로모픽 소자는 아날로그적 상태 변화를 활용하는 경우가 많아, 미세한 공정 편차와 잡음이 시스템 성능에 직접적인 영향을 미친다. 이러한 특성 분석 연구는 고성능 반도체 소자의 재현성과 상용화 가능성을 높이는 데 필수적이다. 소자의 물리적 원인을 기반으로 성능 저하 요인을 줄이면, 보다 안정적이고 예측 가능한 하드웨어 신경망 설계가 가능해진다. 결과적으로 본 연구는 차세대 메모리, 뉴로모픽 소자, 지능형 반도체 시스템이 실제 산업 환경에서 요구하는 신뢰성과 양산성을 확보하는 데 핵심 역할을 한다.