박대진 교수 연구실
기본 정보
연구 분야
프로젝트
논문
구성원
읽는 시간 · 1분 19초

경량 임베디드 비전 추론 및 병렬 가속

Lightweight Vision Inference and Parallel Acceleration

연구 내용

FPGA 및 경량 임베디드 보드에서 객체/차선 검출을 실시간으로 수행하도록 연산량을 줄이고 병렬 처리 파이프라인을 설계하는 연구

임베디드 보드에서 카메라 기반 인식 기능을 제공하기 위해 계산량과 전력 사용을 함께 고려한 비전 추론 방법을 연구합니다. 슬라이딩 기반 병렬 구간 검출, 고정소수점 연산 기반 하드웨어 구현으로 처리 시간을 낮추고, 의미 분할 영역 마스킹을 통해 YOLO 계열 객체 검출 정확도를 보강합니다. 또한 연속 미분 이미지를 활용해 합성곱 연산 부담을 가변적으로 줄이고, ML-DL 혼합 추론과 Kalman filter 기반 추적 보정으로 연속 프레임의 검출 일관성을 확보합니다.

관련 연구 성과

관련 논문

4

관련 특허

0

관련 프로젝트

1

연구 흐름

초기에는 경량 임베디드에서 객체 인식 성능을 유지하면서 계산량을 줄이는 알고리즘을 중심으로 연구를 수행했습니다. 이후 2022년부터 실시간 연속 프레임에서의 처리 지연을 줄이기 위해 하이브리드 추론과 추적 보정 구조를 결합하는 방향으로 확장했습니다. 2024년에는 차선 인식용 병렬 가속 구조와 차세대 경량 YOLO 최적화(연속 미분 기반)로 구현 효율을 강화했습니다. 최근에는 임베디드 실행 제약 하에서 비전 모델을 확장 가능한 방식으로 운영하는 흐름으로 이어지고 있습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

  • 실시간 차선 인식 가속 파이프라인
  • 전방 충돌 경고용 경량 객체 검출
  • 임베디드용 비전 모델 경량화
  • FPGA 기반 병렬 영상 전처리
  • 도로 이벤트(차선/차량) 검출
  • 다중 엣지 모듈 확장형 추론
  • 경량 차량용 저전력 인식 시스템
  • 연속 프레임 추적 기반 검출 안정화
  • 카메라 스트림 지연 최소화 설계
  • 경량 임베디드용 추론 아키텍처 검증

관련 논문

구분

제목

1

Low-Power Lane Detection Unit With Sliding-Based Parallel Segment Detection Accelerator for FPGA

2

Efficient Object Detection Based on Masking Semantic Segmentation Region for Lightweight Embedded Processors

3

Runtime ML-DL Hybrid Inference Platform Based on Multiplexing Adaptive Space-Time Resolution for Fast Car Incident Prevention in Low-Power Embedded Systems

4

Differential Image-Based Scalable YOLOv7-Tiny Implementation for Clustered Embedded Systems

관련 프로젝트

구분

제목

1

미래형자동차융합SW전문인력양성

주식회사 디써클

대표 장재우,이윤구서울특별시 강남구 역삼로 169, 명우빌딩 2층 (TIPS타운 S2)대표 전화 0507-1312-6417이메일 info@rndcircle.io사업자등록번호 458-87-03380호스팅제공자 구글 클라우드 플랫폼(GCP)

© 2026 RnDcircle. All Rights Reserved.