상보형 전압-시간 변환기(CVTC)와 이 구조에 필요한 효율적인 래치 기법을 갖춘 6비트 비동기 루프-언롤드(LU) 연속 근사 레지스터(SAR) 아날로그-디지털 변환기(ADC)를 제안한다. 제안된 구조는 CVTC를 활용하여 리셋 연산에 의해 소비되는 전력을 감소시키고, CVTC의 동작 주파수를 절반으로 낮춘다. 500 nm CMOS 공정으로 설계된 6비트 10 MS/s LU SAR ADC는 VTC 기반 LU SAR ADC에 비해 32.6%의 전력 절감을 보인다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.