본 논문은 고속 시분할(time-interleaved, TI) 아날로그-디지털 변환기(ADC)에서 다중화기(MUX) 속도 부담을 줄이고 면적 요구사항을 최소화하면서 실시간 측정을 가능하게 하기 위한 2단 래티메이션(decimation) 기법을 제안한다. 제안된 아키텍처는 각 채널의 디지털 출력을 순차적 래티메이션 회로를 통해 먼저 처리한 후 MUX에서 병합함으로써, 디커메이션 및 MUX 회로의 속도 부담을 단일 채널 ADC 수준과 비교 가능한 정도로 완화할 수 있다. 설계는 40 nm CMOS 공정으로 구현한 6비트 20 GS/s TI ADC를 사용하여 검증하였다. 제안된 2단 래티메이션 회로의 활성 면적은 약 0.007 mm2이며, 메모리 기반 접근법 0.09 mm2에 비해 8%에 불과하다. 제안된 2단 래티메이션 회로의 전력 소모는 공급전압 0.9 V 및 20 GS/s 변환 속도에서 0.78 mW이며, 측정된 신호대잡음 및 왜곡비(signal-to-noise and distortion ratio, SNDR)와 스퍼리어스 프리 다이내믹 레인지(spurious-free dynamic range, SFDR)는 각각 30.12 dB와 40.23 dB이다.
*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.