고속 와이어라인 통신 시스템을 위한, 2단 플래시 ADC와 샘플-앤-홀드(S/H) 공유 기법, 이득 부스팅 전압-시간 변환기(VTC)를 사용하는 6비트 20 GS/s 16채널 시간-인터리빙(TI) 아날로그-디지털 변환기(ADC)를 제시한다. 2단 플래시 ADC에서 조대 단계와 정밀 단계 간에 하나의 S/H를 공유함으로써, 조대 및 정밀 ADC 사이의 이득 오차 없이 입력 대역폭과 면적 및 전력 효율을 향상시킬 수 있다. 이득 부스팅 VTC를 이용한 8배 보간 덕분에, 정밀 ADC는 작은 입력 전압 범위에서도 속도 저하 없이 작은 게이트 정전용량을 갖는다. 40 nm CMOS 공정에서 구현된 프로토타입 ADC는 0.1 mm2의 능동 영역을 차지한다. 오프셋 및 이득 보정 후 측정된 차동 비선형성(DNL)과 적분 비선형성(INL)은 각각 0.45 및 0.39 least significant bit(LSB)였다. 9.042 GHz 입력에서 측정된 신호대잡음 및 왜곡비(SNDR)와 스퍼러스-프리 다이내믹 레인지(SFDR)는 각각 30.12 dB 및 40.23 dB였다. 서브-ADC의 작은 입력 정전용량은 전력 효율적인 트랙-앤-홀드 증폭기(THA)를 가능하게 하여, 0.9 V의 공급 전압에서 전력 소모가 56.2 mW가 된다. 해당 프로토타입 ADC는 20 GS/s에서 107.4 fJ/conversion-step의 성능 지표(FoM)를 달성한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.