Asynchronous loop-unrolled SAR ADC and complementary voltage-to-time converter architectures
연구 내용
비동기 루프 언롤드 SAR 구조와 동적 증폭기, 보완형 전압-시간 컨버터를 활용해 전력과 면적을 절감하는 SAR ADC를 설계하는 연구
연속 근사 레지스터(SAR) ADC에서 동적 증폭기 운용, 루프 언롤링, 전압-시간 변환 구조를 결합해 고속 변환과 전력 절감을 동시에 달성하는 회로를 개발합니다. 비동기 클록 생성과 리셋 타이밍 숨김 기법을 적용하여 대기 구간의 비효율을 줄이고, 보완형 전압-시간 컨버터(CVTC) 및 효율적인 래치 구조로 리셋 동작 전력과 동작 주파수 요구를 완화합니다. 또한 다중 변환 동적 증폭기 및 정렬/오프셋 저감용 비교기 구조를 통해 선형성 저하 요인을 관리하는 차별성을 보유합니다.
관련 연구 성과
관련 논문
5편
관련 특허
1건
관련 프로젝트
0건
연구 흐름
초기에는 비동기 루프 언롤드 SAR-플래시 하이브리드 구조로 변환 속도와 효율을 동시에 확보하는 방향의 연구를 수행했습니다. 이후 보정 없이도 동작 가능한 SAR ADC의 소형화 설계를 통해 비교기 오프셋 저감과 면적 최적화 절차를 확립했습니다. 이어서 보완형 전압-시간 컨버터 기반 루프 언롤드 SAR ADC로 리셋 전력과 동작 주파수 요구를 줄이는 구조로 확장했습니다. 최근에는 다중 변환 동적 증폭기와 효율적 클록 생성/정렬 기법을 반영해 저전력 성능을 강화하는 연구로 이어지고 있습니다.
활용 가능성
활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.
관련 논문
구분
제목
An 8-Bit 1-GS/s Asynchronous Loop-Unrolled SAR-Flash ADC With Complementary Dynamic Amplifiers in 28-nm CMOS
A 0.0012 mm2 6-bit 700 MS/s 1 mW Calibration-Free Pseudo-Loop-Unrolled SAR ADC in 28 nm CMOS
Loop-unrolled SAR ADC with complementary voltage-to-time converters
Loop‐Unrolled SAR ADC With Complementary Voltage‐to‐Time Converters
A 6 bits 10 MS/s SAR ADC with multi-conversion dynamic amplifier
관련 특허
구분
제목
연속 근사 레지스터 아날로그 디지털 변환기에서 전류를 전압으로 변환하는 장치 및 방법