공유 SRAM 기반 NTRU 다항 곱셈 가속 및 PQC 경량화 연구

Shared-SRAM Polynomial Multiplication Accelerator for NTRU

연구 내용

공유 SRAM 내부에 NTRU 다항 곱셈 가속기를 배치하여 데이터 전송을 줄이고, NIST PQC 파라미터를 지원하는 경량 암호 가속을 구현하는 연구

본 분야는 NTRU의 핵심 연산인 polynomial multiplication을 경량 하드웨어로 가속하는 데 목적이 있습니다. 제안하는 구조는 전용 메모리를 추가하지 않고, SRAM의 slave wrapper 내부에 accelerator를 임베딩해 SRAM에 직접 접근하도록 구성합니다. 이로 인해 연산마다 필요한 데이터 전송과 중복 저장을 줄여 지연과 자원 사용을 동시에 완화합니다. 또한 NIST PQC 표준화 과정에서 제출된 NTRU 버전의 복수 파라미터 세트를 지원하도록 설계하여, 동일한 경량 구조에서 다양한 설정을 처리할 수 있게 합니다.

관련 프로젝트

0건

연구 흐름

초기 연구는 NTRU의 연산 병목이 polynomial multiplication에 집중된다는 점에서, 경량 accelerator의 연산 범위를 명확히 정의하는 단계로 진행되었습니다. 이후 SRAM과의 인터페이스를 재구성하여 전용 메모리 기반 접근 대신 shared SRAM 방식으로 데이터 이동을 제거하는 설계로 확장되었습니다. 마지막으로 NIST PQC 제출 버전의 파라미터 세트들을 모두 수용하도록 하드웨어 구성을 구성하면서, 자원 제약 환경에서의 구현 가능성을 검증하는 흐름으로 정리됩니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

PQC 기반 키캡슐레이션 암복호화 가속
IoT 종단 디바이스 PQC 처리
저지연 보안 프로토콜 엔드포인트
임베디드 업데이트용 서명/키 처리
산업용/차량용 PQC 보안 모듈
SRAM 기반 하드웨어 오프로드 타일 설계
표준 파라미터 지원 경량 암호 구현
하드웨어 자원 효율 중심 연산 모듈
메모리 전송 비용 최소화 설계
POST-QUANTUM 보안 스택 통합