명령어 오버로딩 기반 RISC 블록암호 아키텍처 및 마스킹 연구

Instruction Overloading for RISC Block-Cipher Architecture and Masking

연구 내용

RISC 코어에서 동일 명령의 실행을 데이터 위치에 따라 달리 수행하는 instruction overloading으로 블록암호를 가속하고, 마스킹 확장과 전력분석 저항을 제공하는 연구

본 분야는 블록암호를 위한 컴퓨터 아키텍처 개념으로 instruction overloading을 제안합니다. 새로운 명령어를 추가하지 않고 기존 명령어의 실행 동작을 데이터 주소에 따라 다르게 정의하여, CPU 코어가 동일한 instruction으로 서로 다른 암호 연산을 수행하도록 합니다. AES를 기반으로 확장성을 검증하고, 다중 블록암호 지원과 hardware masking 연산 확장을 포함합니다. 또한 상관 전력분석에 대한 저항성을 목표로 설계 파라미터를 조정하여 실행 시간 부담을 최소화하는 방향성을 갖습니다.

관련 프로젝트

0건

연구 흐름

연구의 출발은 기존 RISC 코어에서 명령어 오버로딩 개념을 구현하고 AES 연산에 적용하는 검증 단계로 구성됩니다. 이후 동일 메커니즘을 이용해 다중 블록암호로 확장 가능성을 확인하고, 마스킹 관련 확장을 추가하여 보안 관점의 실행 동작을 보강했습니다. 최종적으로 상관 전력분석 저항성을 목표로 한 확장 형태를 제시하여, 암호화 성능과 전력분석 내성을 함께 고려하는 설계 흐름으로 발전했습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

RISC 기반 보안 코어 구현
메모리 레이턴시 저감형 블록암호 실행
멀티 블록암호 동적 선택 설계
임베디드 디스크/플래시 암호화 가속
데이터베이스 암호화 연산 오프로드
마스킹 확장 적용 보안 라이브러리
전력분석 저감형 실행 경로 설계
보안 부팅 단계 암호 처리
네트워크 트래픽 암호화 가속
코드/메모리 효율 중심 암호 구현