NIST 프라임 필드 기반 경량 ECC 가속기 및 전력분석 대응 연구

Lightweight ECC Accelerators over NIST Prime Fields with Power-Analysis Resistance

연구 내용

NIST 프라임 필드에서 모듈러 연산을 최적화하고 점곱 연산을 경량화하여, 전력분석 공격에 대한 내성을 갖는 ECC 가속기를 설계하는 연구

본 분야는 NIST 프라임 필드를 대상으로 ECC 연산을 하드웨어로 가속하기 위한 모듈러 연산 최적화에 초점을 둡니다. Montgomery reduction을 부분 모듈러 연산과 결합해 효율을 높이고, affine 좌표 기반 설계에서 ModInv를 개선하여 점곱을 가속합니다. 또한 점 randomization 및 좌표·연산 흐름의 설계로 단순/통계 기반 power analysis에 대한 저항성을 포함합니다. 나아가 Weierstrass, Montgomery, Twisted Edwards 곡선을 서로 매핑해 다곡선 운용 가능성을 확보하는 차별성이 있습니다.

관련 프로젝트

0건

연구 흐름

초기 연구는 NIST 프라임에서 Montgomery reduction을 재해석하고 partial modular reduction을 적용해 모듈러 연산의 계산량을 줄이는 방향으로 진행되었습니다. 이후 affine 좌표의 계산 부담을 ModInv 개선과 점곱 기법으로 완화하며, 점 randomization을 통해 simple power analysis 및 통계 기반 power analysis 저항성을 갖는 코프로세서를 제안했습니다. 최근에는 P-384 및 P-521 등 NIST 곡선 확장과 함께 255-bit 3종 곡선에 대한 공통 경량 가속 구조를 도입하여 곡선 간 전환과 구현 효율을 함께 다루는 흐름입니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

임베디드 디바이스 인증용 ECC 서명 검증
경량 PKI 및 TLS 핸드셰이크 가속
블록체인 서명/검증 오프로드
사이드채널 내성 보안 코프로세서 구성
모듈러 연산 기반 보안 연산 모듈
다곡선 지원 키관리 인터페이스
저전력 인증 모듈 설계
FPGA/ASIC 보안 가속기 패키징
보안 부팅 및 체인 인증 처리
하드웨어 기반 전자서명 단말 구현