재구성 가능한 FPGA 기반 DNN/NLP 가속과 다중 모델 실행

Reconfigurable FPGA-based DNN/NLP Acceleration for Multi-Model Execution

연구 내용

다양한 NLP·신경망 모델을 효율적으로 실행하기 위해 FPGA 기반 모듈형 가속기 구조를 설계하고 성능 탐색 및 자동 재구성을 수행하는 연구

본 분야는 신경망 가속에서 연산 중심 최적화에 머무르지 않고, 보조 연산과 메모리·통신 병목까지 포함한 시스템 관점에서 아키텍처를 설계하는 데 목적이 있습니다. FPGA 가속기를 모듈 단위로 구성하고, 대상 모델에 맞춘 설계 공간 탐색과 재구성으로 실행 효율을 확보합니다. 또한 멀티-NN 동시 실행을 위한 공간·시간 자원 공유와 메모리 관리 방식을 결합하고, 이기종 장치 간 오버헤드를 줄이는 오케스트레이션을 통해 단일 장치 및 분산 학습 환경까지 확장합니다. 나아가 고속 인터커넥트 스위칭과 DPU 제품화 프레임워크로 활용성을 높이는 차별성을 보유합니다.

관련 프로젝트

3건

연구 흐름

초기 연구는 FPGA 기반 가속기를 모듈화하고 NLP 모델의 공통 구성요소를 기준으로 실행 구조를 정리하는 방향에서 전개되었습니다. 이후 멀티-NN 실행을 위해 공간·시간 자원 공유 정도를 선택하는 기법과 페이지 단위 버퍼 기반 데이터 전송을 포함한 성능 제어로 확장되었습니다. 이어서 이기종 장치 조합에서 보조 연산을 포함한 연산 배치와 직접 통신 기반 스케줄링을 다루는 시스템형 연구로 심화되었습니다. 최근에는 인터커넥트 확장성을 높이기 위한 스위치 보조 아키텍처와 범용 FPGA 기반 DPU 솔루션 제품화를 위한 개발 프레임워크로 연구 축이 확장되었습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

다중 모델용 재구성 가속기 설계
파인그레인 오케스트레이션 런타임
메모리 관리 기반 처리량 최적화
보조 연산 포함 학습 가속
이기종 장치 직접 통신 스케줄링
멀티-NN QoS 기반 자원 공유
인터커넥트 스위치 기반 확장
대상 모델 자동 설계 탐색
DPU 개발 및 제품화 프레임워크
분산 학습·추론 가속 플랫폼 구축