Charge-trapping TFET 및 뉴런 모델 기반 저전력 스파이킹 신경망 하드웨어

Charge-Trapping TFET and Spiking Neuron Model for Energy-Efficient Neuromorphic Hardware

연구 내용

charge-trapping 터널 FET의 어레이 연산 특성과 스파이킹 뉴런 모델을 결합해 IR 드롭에 강인한 저전력 대규모 SNN용 연산 블록을 구현하는 연구

대규모 스파이킹 신경망에서 정확한 아날로그 VMM과 동작 안정성이 동시에 요구됩니다. 본 연구는 논리 호환 charge-trapping tunnel field effect transistor(CT-TFET)와 CT-MOSFET을 비교하여 전류 특성과 IR 드롭 민감도를 기반으로 연산 정밀도를 확보하는 구조를 제안합니다. 또한 integrate-and-fire 계열 뉴런 모델에서 resting-potential 조절과 soft-reset 동작을 통해 하드웨어 기반 SNN의 신뢰성과 에너지 효율을 높이는 방향으로 설계 파라미터를 정리합니다. 더불어 NEM 릴레이 스위치 기반 IF 뉴런 장치에 대한 특허를 통해 소자 수준에서 스파이크 입력을 처리하는 고집적·저전력 구현 가능성을 보강합니다.

관련 프로젝트

2건

연구 흐름

초기 단계에서는 CT-TFET을 실험적으로 구현하고, CMOS logic 공정 기반에서 CT-MOSFET과 함께 cointegrate된 어레이 연산 특성을 비교하는 연구를 수행했습니다. 이후 wire resistance에 따른 IR drop 상황에서도 가중치 열화가 제한되는지 확인하면서, 대규모 뉴로모픽 시스템에서 요구되는 전력과 정확도 균형을 최적화했습니다. 동시에 뉴런 모델에서는 resting-potential 조절과 soft-reset을 반영한 integrate-and-fire 동작을 정식화하여 하드웨어 SNN에서의 동작 신뢰성 확보 관점으로 확장했습니다. 최근에는 소자-회로 동시 구현 관점에서 신소자 시냅스 및 뉴런 회로 코어 개발 과제를 통해 연결 재구성형 SNN로의 적용을 추진하고 있습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

저전력 스파이킹 신경망 코어
CT-TFET 기반 대규모 VMM 연산
IR 드롭 강인 아날로그 곱셈
charge-trapping 기반 뉴런 동작
resting-potential 조절 뉴런
soft-reset IF 동작 구현
신소자 시냅스-뉴런 동시 코어
하드웨어 패턴 인식 회로
에너지 효율 학습·추론 블록
NEM IF 뉴런 장치 구현