연구실은 강유전체 소자와 비휘발성 메모리를 활용한 차세대 회로 기술에도 집중하고 있다. 특히 FeFET, 강유전체 터널 접합, negative capacitance 특성을 이용해 기존 CMOS 기반 메모리가 가진 전력·속도·집적도 한계를 극복하려는 방향이 두드러진다. 이러한 연구는 메모리 기능 자체를 개선하는 데 그치지 않고, 저장·연산·보안을 통합하는 새로운 반도체 아키텍처로 확장된다는 점에서 중요하다. 대표적으로 FeFET 기반 PUF 연구에서는 자원 제약이 큰 IoT 환경을 겨냥해, 높은 on/off 비와 낮은 정적 전력 소모를 활용한 경량 하드웨어 보안 구조를 제안하였다. 자동 write-back 기법을 통해 추가 회로 부담 없이 응답 안정성을 향상시키고, 극히 낮은 비트 오류율과 에너지 소비를 달성함으로써 실제 IoT 보안 소자 적용 가능성을 높였다. 특허에서도 FeFET 기반 CAM, SR-FTJ 기반 CAM/PUF 듀얼 모드 메모리 등 보안성과 메모리 기능을 융합한 설계가 확인되며, 이는 회로 설계와 신소자 응용을 결합하는 연구실의 특징을 잘 보여준다. 이러한 연구는 향후 초저전력 인증, 디바이스 고유성 기반 보안 키 생성, 엣지 디바이스 신뢰성 향상에 중요한 역할을 할 수 있다. 또한 비휘발성 특성을 이용하면 전원 차단 이후에도 상태 유지가 가능해 보안성과 에너지 효율을 동시에 확보할 수 있으며, 메모리와 로직의 경계를 허무는 새로운 하드웨어 보안 패러다임으로 이어질 수 있다. 따라서 이 분야는 반도체 소자, 메모리 회로, 암호 하드웨어, IoT 시스템이 교차하는 융합 연구 영역으로서 높은 확장성을 가진다.

정성욱 연구실의 핵심 연구 축 가운데 하나는 초미세 반도체 공정에서 동작하는 저전력·고신뢰성 메모리 회로 설계이다. 특히 SRAM, embedded memory, 고대역 메모리 인터페이스와 같은 실제 시스템 반도체의 성능과 전력 효율을 좌우하는 메모리 블록을 대상으로, 저전압 환경에서도 안정적으로 읽기·쓰기·보존이 가능한 회로 구조를 탐구한다. 이는 모바일 SoC, AIoT 칩, 엣지 디바이스와 같이 제한된 전력 예산 안에서 높은 처리량을 요구하는 응용을 지원하기 위한 기반 연구라고 볼 수 있다. 연구실은 3nm 이하 게이트-올-어라운드 공정 기반 SRAM 난제 해결, near-threshold 및 low-voltage 동작 비트셀 설계, 비트 인터리빙 구조, 감지 증폭기 최적화, 공정 변이와 문턱전압 변화에 대한 마진 분석 등 회로 수준의 문제를 집중적으로 다루고 있다. 또한 메모리의 읽기 안정성, 쓰기 용이성, 누설 전류, 면적 효율을 함께 고려하여 실제 집적 환경에서 구현 가능한 구조를 제안하는 데 강점이 있다. 관련 특허와 학회 발표에서도 write 종료 회로, skew 보상, 공정 변화 감지 등 메모리 주변회로 설계 역량이 지속적으로 확인된다. 이 연구는 차세대 AI 반도체와 모바일 프로세서에서 메모리 병목을 줄이고, 전력 소모를 낮추며, 미세공정에서 악화되는 변동성 문제를 극복하는 데 중요한 의미를 갖는다. 앞으로는 초미세 공정, 저전압 동작, 고집적화가 동시에 요구되는 환경에서 메모리 셀과 주변회로를 공동 최적화하는 방향으로 발전할 가능성이 높다. 궁극적으로는 고성능 캐시, 저전력 SoC, 자율주행 및 엣지 AI용 메모리 서브시스템 구현에 직접 연결되는 실용적 성과를 창출하는 연구라고 할 수 있다.

정성욱 연구실은 메모리 소자를 단순 저장장치가 아니라 계산 자원으로 활용하는 인메모리 컴퓨팅 연구도 활발히 수행하고 있다. 이는 데이터 이동에 따른 에너지 손실과 지연을 줄여 AI 연산 효율을 높이기 위한 접근으로, 특히 대규모 행렬 연산이 많은 추론 시스템에서 큰 장점을 갖는다. 연구실의 관련 프로젝트에서는 아날로그와 디지털 혼성 CIM 아키텍처를 기반으로 자율주행 칩 수준의 고성능·고효율 구현을 목표로 하고 있어, 응용 지향성과 시스템 확장성을 동시에 갖춘 연구라고 볼 수 있다. 논문에서는 negative capacitance flash memory를 이용한 고밀도·고에너지효율 IMC 구조를 제안하고, 멀티상태 동작과 비휘발성을 활용한 벡터-행렬 곱셈 연산 가능성을 입증하였다. 또한 3차원 AFEFET와 압전 센서를 결합한 in-sensor processing 시스템을 통해, 촉각 신호를 센서 단계에서 직접 처리하는 뉴로모픽 구조를 구현하였다. 이러한 연구는 단순한 메모리 셀 설계를 넘어 소자 물성, 회로 구성, 센서 통합, 패턴 인식 성능까지 연결하는 수직 통합형 접근이라는 점에서 차별성이 있다. 향후 이 연구 방향은 엣지 AI, 로봇 촉각, 자율주행 인지, 초저전력 센서 네트워크 등 다양한 응용으로 확장될 수 있다. 특히 메모리 기반 연산과 센서 내 연산이 결합되면 중앙 프로세서 의존도를 줄이면서도 실시간성과 에너지 효율을 높일 수 있어 차세대 지능형 반도체 구현에 매우 유리하다. 연구실의 강유전체·반강유전체 소자 응용 역량과 VLSI 설계 경험은 이러한 뉴로모픽 하드웨어 플랫폼을 실제 칩 수준으로 발전시키는 데 중요한 기반이 된다.