[연구 과제의 최종 목표]- 소수의 GPU를 사용하고 부족한 메모리 용량은 호스트 메모리 및 CXL등의 프로토콜을 이용하여 연결- HBM-DIMM-CXL-SSD로 재편되는 메모리 계층 구조의 재정립- 각 메모리 계층 구조에 프로세싱 로직 (Processing-in-Memory 및 In-Storage Computing)을 추가하여 최적의 LLM구동 시스템 아...

● 데이터 센터에서 대규모 AI 워크로드를 최적으로 실행하기 위한 NPU, PIM 등의 AI 반도체를 탑재하는 단일 서버 시스템 하드웨어 구성을 도출하기 위한 고속/고정밀 시뮬레이션/프로파일링 플랫폼 개발- 고속/고정밀 시뮬레이션/프로파일링 플랫폼을 통해 대규모 AI 워크로드에 따른 최적의 하드웨어 구성으로 유휴 하드웨어 자원을 최소화하여 구축 비용 및 에...

● 데이터 센터에서 대규모 AI 워크로드를 최적으로 실행하기 위한 NPU, PIM 등의 AI 반도체를 탑재하는 단일 서버 시스템 하드웨어 구성을 도출하기 위한 고속/고정밀 시뮬레이션/프로파일링 플랫폼 개발- 고속/고정밀 시뮬레이션/프로파일링 플랫폼을 통해 대규모 AI 워크로드에 따른 최적의 하드웨어 구성으로 유휴 하드웨어 자원을 최소화하여 구축 비용 및 에...

주요 기능(또는 규격) ●양자 하드웨어별 control hamiltonian 추출 및 분석하는 프레임워크 개발 - 양자 컴퓨팅의 대표적 공급업체 IBM의 5가지 규모의 다른 큐빗 수(5, 7, 16, 27, 127)를 가진 양자 프로세서(QPU)에 따른 control hamiltonian을 추출하는 구현을 지원 - 각 양자 큐빗이 이루는 전체 큐빗 수와 연결성(topology)을 고려하여 단일 큐빗 해밀토니안과 큐빗 간 해밀토니안을 분류하고, 각 작동으로 영향을 받은 마이크로파의 채널을 지정 ● 양자 알고리즘의 게이트 패턴을 분석 및 게이트 블록 생성 알고리즘 개발 - 다양한 양자 알고리즘(QAOA, VQE, Shor, Grover 등)의 양자 게이트 패턴을 분석하고, 이를 일정 게이트 그룹과 유사한 지를 판단하는 컴파일러 개발 - 회로 안에서 중심이 되는 양자 게이트 그룹을 지정 또는 변형하여 선택하고 유사도가 최대가 되는 패턴을 생성하는 게이트 블록화 알고리즘 구현 ● 양자 최적 제어(Quantum Optimal Control)에 사용되는 알고리즘 선택 및 변형 - 임의의 게이트 블록에 따른 알고리즘 별 펄스 생성 시간 측정 및 게이트 블록의 특성 별(number of qubit, sparsity, imaginary value existence, diagonal)병목 현상 분석 - 3종의 양자 최적 제어 알고리즘(GRAPE, CRAB, Krotov)의 다른 특성(numerically efficient, analytical control sequence, monotonic convergence)에 따라 적합한 게이트 블록의 특성을 파악하고, 복합적인 변형 알고리즘 제시 - 각 게이트 블록의 다른 QOC 알고리즘 적용 시, 변화하는 펄스 생성 시간 및 펄스 연산 시간과 충실도 제시 ● QOC 알고리즘의 디지털 연산 부분을 가속하는 하드웨어 최적화 - 3종의 양자 최적 제어 알고리즘(GRAPE, CRAB, Krotov)의 연산 특성 파악 및 핵심 연산의 병렬 처리 비율 추정 - GPU의 병렬처리 기능에 특화된 커널-레벨 코드 구축 - FPGA porting을 통한 QOC method 용 accelerator 설계