처리 인 메모리 DIMM 및 그래프 in-memory scatter-gather

Processing-in-Memory DIMM Collectives and Graph Scatter-Gather

연구 내용

PIM-enabled DIMM에서 인터-PE 집단통신과 그래프의 비정형 산발-수집 접근을 in-memory에서 처리해 메모리 병목을 완화하는 연구

DRAM의 기능 확장은 읽기·쓰기 외 동작을 메모리 내부에서 수행하게 하여 대역폭 병목을 완화하려는 시도를 가능하게 합니다. 그러나 DDR 기반 접근 단위의 거칠기와 집단통신 오버헤드는 PIM/DIMM 활용의 실효성을 제한합니다. 연구실은 PID-Comm에서 PEs를 hypercube로 추상화하고, 애플리케이션이 복잡한 통신 패턴을 표현할 수 있는 집단통신 구조를 정의한 뒤 DIMM에 최적화된 고성능 구현을 제공합니다. 또한 Piccolo에서는 비정형 그래프의 fine-grained random scatter-gather를 산술 유닛 배치 비용 없이 off-chip 트래픽을 줄이는 방향으로 설계하며, 타일링 이점과 in-memory 접근 이점을 함께 활용하도록 캐시 및 miss-handling 아키텍처를 재구성합니다.

관련 프로젝트

3건

연구 흐름

2024년에는 PIM-enabled DIMM에서 인터-PE collective communication의 구조적 병목을 해결하는 방향으로 PID-Comm을 수행했습니다. PEs를 하이퍼큐브로 매핑해 다차원 집단통신 패턴을 정의하고, 기존 CPU 매개 방식의 병목을 줄이는 프레임워크를 구축했습니다. 같은 해에는 function-in-memory random scatter-gather의 실용 설계 관점을 제시했습니다. 2025년에는 이를 그래프 처리 가속기 전체로 확장하여 Piccolo의 fine-grained in-memory scatter-gather 아키텍처를 구현하고, 타일링 기반 재사용과 in-memory 동작을 결합하는 구조로 발전시켰습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

PIM 기반 병렬 그래프 분석
인터-PE 집단통신 오버헤드 저감
DDR 대역폭 낭비 감소
그래프 가속기 아키텍처 설계
in-memory random scatter-gather 구현
타일링-기반 데이터 재사용 결합
저전력 비정형 그래프 연산
대규모 그래프 처리 파이프라인
DIMM 멀티 노드 통신 최적화
메모리 벽 완화 설계