ECC 내장 MTP/NVM 메모리 IP 설계 및 전력·테스트 최적화 연구

ECC-enabled MTP/NVM memory IP design with power and test optimization

연구 내용

MTP IP에 확장 해밍 코드 기반 ECC와 시험 알고리즘을 내장하고, 전압 펌핑·레벨 검출·프로그램 전압 스위칭을 최적화하는 메모리 IP 연구

본 분야는 Multi-Time Programmable(MTP) 기반 메모리 셀 및 IP를 대상으로 신뢰성과 설계 효율을 동시에 다룹니다. ECC 기능을 확장 해밍 코드로 구현하고 단일 오류 정정과 이중 오류 검출 동작을 검증할 수 있는 테스트 알고리즘을 제안합니다. 또한 VPP/VNN/VNNL 전압 펌핑에서 공통 링 오실레이터를 공유해 공정·면적 부담을 줄이고, 리플 변동을 낮추기 위한 기술을 함께 적용합니다. VNN 레벨 검출에서는 차동 증폭 대신 folded-cascode CMOS OP-AMP를 사용해 정상 검출 조건을 확보하며, 프로그램 전압 스위칭회로와 PPA 성능 향상, 메모리 컴파일러·레이아웃 생성까지 설계 흐름으로 확장하는 차별성을 보유합니다.

관련 프로젝트

7건

연구 흐름

초기 연구는 MTP 셀 구조와 IP의 고밀도 설계를 통해 레이아웃 단위 효율을 확보하는 방향으로 진행되었습니다. 이후 ECC 내장 MTP IP에서는 확장 해밍 코드 기반 단일 오류 정정/이중 오류 검출을 회로와 테스트 알고리즘으로 정립하고, 전압 펌핑 공정 변수와 리플 변동 저감 방식을 함께 구성했습니다. 동시에 2021년부터는 파워소자 공정 기반 메모리 IP 레이아웃 생성기와, 2023년부터는 PPA 성능 향상 기술을 통해 SoC 설계 흐름 내 자동화·성능 최적화를 강화했습니다. 최근에는 모빌리티 Safety-Critical을 위한 NVM 기반 고속·고신뢰 메모리 시스템 기술로 연구를 확장하고 있습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

Safety-Critical 차량용 NVM
ECC 내장 MTP 메모리 IP
확장 해밍 코드 기반 보호 로직
프로그램 전압 스위칭 회로
전압 펌핑 리플 저감
VNN 레벨 검출 회로
메모리 컴파일러 자동화
PPA 배치·성능 최적화
SoC 메모리 배치 설계
고신뢰 저전력 메모리 시스템